【毕业设计】16×16位移位相加乘法器设计.doc文档下载40页

不规则的结构会增加硅板的面积，并且由于路由复杂而导致中间连接过程的增多继而导致功耗的增大。

另方面串并行乘法器牺牲了运行速度来获得更好的性能和功耗。

因此，选择款并行或串行乘法器实际上取决于它的应用性质。

在本文中，我们将介绍乘法算法以及在应用结构方面的速度比较，占用面积，功率和这些情况的组合绩效指标。

乘运算考虑两个没有符号的二进制数和，分别为位宽和位宽。

为了说明乘法运算，可以用二进制形式来表示和。

于是乘法运算定义如下执行个乘法运算最简单的方法是采用个两输入的加法器。

对于和位宽的输入，乘法采用个位加法器时需要个周期。

这个乘法的移位相加算法把个部分积加在起。

每个部分积是通过将被乘数与乘数的位相乘这本质上是个与操作，然后将结果移位到这个乘数的位置得到的。

实现乘法的个更快的办法是采用类似于手工计算乘法的方法。

所有的部分积同时产生并组成个列阵。

运用多操作数相加来计算最终的积。

这方法如图所示。

这组操作可以直接映射到硬件。

所形成的结构称为阵列乘法器，它结合下面三个功能产生部分积累加部分积和最终相加。

二进制乘法的例子乘法器结构乘法器的结构种类很多，在此我只介绍种乘法器结构供接下来设计移位相加乘法器结构的设计做参考。

浮点数包括尾数和指数两部分，尾数部分进行的是乘法运算，指数部分进行的是加法运算，并依据尾数运算结果进行指数调整。

图乘法器结构尾数处理部分主要进行尾数扩展和些数据正负的判断以及负数的生成，以备在进行编码的时候使用。

部分积的产生采用修正的算法产生个部分积，然后例如被乘数乘数部分积结果采用和压缩器将结构压缩为两个，高速相加得到结果。

之后通过符号修正尾数舍入规格化等操作对指数进行调整即可完成乘法功能。

乘法器端口定义通常，根据乘法器的功能计算要求定义乘法器的端口如下位乘数输入位被乘数输入工作时钟输入复位信号输入开始位结束位乘积输出第二章移位相加乘法器设计的基本原理移位相加乘法器实现起来比较简单，它的设计思想就是根据乘数的每位是否为进行计算，若为则将被乘数移位相加。

个乘法器只需要个移位寄存器和个加法器就能组成。

移位相加乘法器设计基础移位相加算法移位相加算法是乘法器最基础的算法，下面以个例子说明移位相加法实现。

手动乘法运算举例计算机实现方案部分积左移计算机实现方案部分积之和右移第次部分积部分积之和右移位第二次部分积部分积之和部分积之和右移位第三次部分积部分积之和部分积之和右移位第四次部分积部分积之和部分积之和右移位乘法器设计原理乘法器基本工作原理大体分为三个步骤先将二进制的被乘数与乘数的每位分别相乘，得到与乘数的位数相同个数的部分积将得到的部分积按权值错位相加，进行部分积压缩级加法，通常采用个超前进位加法器模块。

对乘法器的设计自然集中在各模块的性能优化上，以达到速度快面积小的目的。

移位相加乘法器原理从手算的经验可知执行个乘法运算最简单的方法就是采用个两输入的加法器，进行部分积的累加，得到最终结果。

对于位的乘数与位的被乘数的输入，实现乘法运算需要个加法器与个寄存器，乘法的移位和相加把个部分积加在起，部分积是通过被乘数与乘数移位后末位相与操作得到，然后将结果与存放在寄存器中的前次运算得到的结果进行相加，并将结果仍然存放在寄存器中，如此反复。

这样的操作在硬件实现上就是移位相加乘法器。

移位相加乘法器的中间结果需要用寄存器保存的。

其中时钟信号可以使用系统时钟信号。

许多加法器结构都是应乘法器设计要求而生，如和等。

移位相加乘法器优点是占用资源少。

在第个时钟来的时候，把乘数的最低位与被乘数相与，当第二个时钟到来时，仍然可以用刚才的与门来进行相与。

这样，即使乘数有多少位，都是用相同的与门缺点是运算速度慢，每次时钟乘数输入位，假设乘数有位，就需要个时钟周期才可以把结果输出。

图移位相加乘法器第三章位移位相加乘法器设计与仿真位移位相加乘法器的设计位移和添加乘法器的般结构如下图所示，对于比特的数乘运算，根据乘数最低有效位的数值，被乘数的数值被相加并累积。

在每个时钟循环周期内，乘数被左移个比特，并且它的位值被测试，如果位值是，则只进行次位移操作。

如果位值是，则被加数被放入累加器中，并且左移位。

当所有乘数的比特值被测试完之后，结果就在累加器当中。

累加器最初是位，相加之后变成位，最低有效位包涵了乘数。

延迟是个最大循环周期。

位移位相加乘法器文件设计完整的位移位相加乘法器的文件设计和激励测试文件将会在附件中给出，下面我只对本乘法器的重要部分做下说明。

这部分是我定义了个时钟，个复位键，个开始键，输入乘数，输入被乘数，输出，和结束位。

以及定义了两个位寄存器个位寄存器，个位寄存器附录三附录四附录五致谢至此基本完成了在黑龙江大学四年的学习，这四年来的时光将是我生最难以忘怀的岁月。

黑龙江大学，这个闪亮的名字像个深深的烙印刻在我的身上，感谢黑龙江大学为我提供的成长的空间与自我提升的机会。

本学位论文是在曹贝老师的细心指导下完成的。

曹贝老师坚韧不拔，孜孜以求的工作态度令我感到无比钦佩，这对我产生了超出学术以外的更深远的影响。

从课题的选择到论文的最终完成，其中有出现了很多的困难，但曹贝老师始终都给予了细致的指导和不懈的支持，在设计的过程中遇到的实际问题总会在最短时间内给予最详细的解释。

在论文的撰写的过程中，曹贝老师也进行的认真的审阅与修改，使得我的论文结构步步的完善，内容日趋丰满，希望借此机会向张老师表示最衷心的感谢，同时感谢集成电路设计与集成系统专业的老师们，虽然没有直接参与论文的指导但在开题时提出很多可行性的建议，在这里向他们表示深深的感谢。

本科学生毕业论文论文题目位移位相加乘法器设计学院年级专业集成电路设计与集成系统姓名学号指导教师摘要随着集成电路设计技术的不断进步，乘法器的芯片设计实现的研究与应用越来越广泛，对乘法器进行芯片设计，具有设计实现过程简单所用到的工具完善而且成熟硬件开销小易于在电路或系统级芯片中集成。

通常，数字电路设计的流程对于芯片的实现而言，需要级的描述，并要对各层次的设计进行功能仿真验证，在验证电路能按预期设计功能工作后，即可对级的描述进行综合优化，形成门级网表。

整个设计流程可称为数字电路的前端设计。

本课题基于移位相加算法的研究，设计位移位相加乘法器，并在功能仿真通过后，将所设计的级代码进行综合，采用公司工具进行电路综合，获得位移位相加乘法器的门级网表与电路实现。