钟同步。结构和功能锁相环机制可以实现模拟或数字电路。这两种实现使用相同基本结构。模拟和数字锁相环电路都包括四个基本要素•相位检测器，•低通滤波器，•可变频率振荡器，•反馈路径其中可能包括个分频器。性能参数•类型和顺序•锁定范围锁相环频率范围能够保持锁定，主要是由范围限定。•捕获范围锁相环频率范围从解锁条件出发能够进行锁定。这个范围通常是小于锁定范围，并取决于相位检测器等。•环路带宽定义控制回路速度。•瞬态响应如过冲和稳定时间以达到定精度如。•稳态误差如其余相位或计时误差。•输出频谱纯度如从个调谐电压纹波产生边带。•相位噪声噪声能量定义在最好技术是很关键。因为几何寄生而减缓降低。这对数字和模拟设计师来说都是好消息。这转化为高带宽和高数据传输速率是可以理解。虽然每门电路或互连电阻寄生电容大小在几何跌幅里是最稳较低，但它也较难预测。这可能会导致模拟比例大小建模问题和加强对仔细了解寄生需要。跨导特点是跨栅极和源极之间漏电流和电压关系。因为几何降低而跨导越高。这对模拟和数字域都是好消息，在域里小电导与电容相互作用以创建更小带宽，因此也降低数据率。众所周知，几何降低也能降低设备电压限。在纯数字世界，有几种有益方式降低功率和减少辐射。唯缺点是在大多数数字电路里需要多个电压轨。在模拟域，积蓄力量是有，但操作范围减少使设计任务更加艰难。对模拟设计师来说，偏置电路在和之间是相当普遍。不幸是，阈值电压与几何规模不匹配。换句话说，因为工艺减缩使得电压操作范围变小。这意味着电路模拟部分必须更严格控制，使其转化为更大型更匹配晶体管。因为工艺减缩使通道电阻更低。虽然这听起来像是件好事，而且对于数字电路，在模拟域，它般能将晶体管增益降低。但在电路中，低增益可能意味着多个阶段。更小几何尺寸线性也成为模拟设计中个考虑因素。通常非线性问题都通过电路规模增长而解决。从这样个例子可以看出，对于和转换器，其性能对电路规模非常重要。对模拟设计者来说，以更小规模工艺实现电路而产生噪声能够引发问题。通常由于产生更多噪音大型和高速数字电路使情况更糟。较小工作电压范围，对设计师也是挑战。在模拟电路，由于信号电平降低，信噪比变得更糟，但噪音电平实际上可能上升。更小规模模拟电路模型是有问题。这在很大程度上是由于较低水平可预测性和寄生性质，也有些是由于技术成熟引起。这当然随着技术发展而提高。因为上面列出这些项目对理解几何过程缩小是很重要，实际上，模拟规模变得更大，更难。这必须通过增加要使用晶体管，电容器和电阻大小来补偿。移动较小技术时，只有当应用程序性能有要求时，才转向使用小规模工艺。对于大多数混合信号片上系统器件，将受设计中数字电路门数和内存容量驱动。只在有重要数字内容，你才应该考虑小型化工艺。结论新代混合信号处理技术已远远进入深亚微米世界，在这世界里，添加数字电路和内核到模拟专用集成电路已经成为种成本效益法。随着数字化进程能力增强和数字化处理马力逐渐变得易于使用，早在信号路径中，许多模拟功能被转换成数字信号。这种方法优点是，数字滤波器和数字控制元件对由老化引起漂移误差，工艺变化或温度变化已经再不敏感。其结果是产生个比模拟方法更健壮设计。锁相环个锁相环或锁相回路是个产生相位与输入参考信号相位相关输出信号相位控制系统。它是种由可变频率振荡器和相位检测器组成电子电路。此电路输入信号相位与它输出振荡器产生信号相位相比较，以调整其振荡器频率保持相位匹配。来自相位检测器信号用于控制反馈环路中振荡器。频率是相位阶段衍生。保持锁相阶段输入和输出相位意味着保持锁相阶段输入和输出频率。因此，锁相环可以跟踪输入信号频率，或者可以产生是输入频率倍数频率。前者用于解调，后者用于间接频率合成。锁相环被广泛运用在广播，通信，计算机及其他电子领域。它们可以在噪音信道恢复信号，产生多个输入频率稳定频率频率合成，或在如微处理器等数字逻辑设计中分布时钟定时频率。因为单集成电路可以提供个完整锁相环模块，所以该技术被广泛应用于现代电子设备中，实现输出频率从赫兹到千兆赫兹。实践类比汽车比赛比喻对于个正在进行实际想法，类比于汽车比赛。有很多车，每个人都希望尽可能快在轨道绕行。每圈对应个完整周期，每辆车将每小时完成几十圈。每小时圈数速度对应角速度即频率，但轨道距离对应相位转换因子是围绕轨道环距离。在比赛期间，每辆车在自己轨道上，并试图击败在场上其他汽车，每辆汽车位置不同。然而，如果发生意外，辆开路车以安全速度出来。没有赛车允许开路车或在他们面前赛车通过，但每个赛车要尽可能接近开路车。即使在赛道上，开路车只是个参考，赛车成为锁相环。每个司机将测量他和开路车之间相位差圈中距离。如果司机发现很远，他会增加他发动机转速，以缩小差距。如果他离开路车距离太近，他将减速。结果是所有赛车与开路车相位锁定。车在圈个小部分绕行。时钟比喻相位时间成正比，所以相位可以是个时间差。钟表以不同程度精确性，相位锁定于锁定时间主时钟。离开自己位置，每个时钟将会以略有不同比率记录时间。例如，墙上时钟与参考时钟相比，可能每小时快几秒钟。随着时间推移，将成为巨大时间差。为了保持时钟同步，主人每星期将挂钟时间与更精确时钟比较相位比较，将他时钟校准。除此之外，挂钟与参考时钟将以每小时相同秒数继续偏离。有些钟表有计时调整快慢控制。当主人将他挂钟时间与参考时间相比时，他发现，他时钟太快了。因此，他可以打开计时机调整器进行微调使时钟运行速度稍慢。如果操作顺利实施，他时钟将更加准确。通过每周系列调整，挂钟秒数将与参考时间致在挂钟稳定能力之内。锁相环较早机械版本在年用于肖特时钟同步。结构和功能锁相环机制可以实现模拟或数字电路。这两种实现使用相同基本结构。模拟和数字锁相环电路都包括四个基本要素•相位检测器，•低通滤波器，•可变频率振荡器，•反馈路径其中可能包括个分频器。性能参数•类型和顺序•锁定范围锁相环频率范围能够保持锁定，主要是由范围限定。•捕获范围锁相环频率范围从解锁条件出发能够进行锁定。这个范围通常是小于锁定范围，并取决于相位检测器等。•环路带宽定义控制回路速度。•瞬态响应如过冲和稳定时间以达到定精度如。•稳态误差如其余相位或计时误差。•输出频谱纯度如从个调谐电压纹波产生边带。•相位噪声噪声能量定义在,,,,,指导教师意见指导教师签字年月日系教研室意见主任签字年月日最好技术是很关键。因为几何寄生而减缓降低。这对数字和模拟设计师来说都是好消息。这转化为高带宽和高数据传输速率是可以理解。虽然每门电路或互连电阻寄生电容大小在几何跌幅里是最稳较低，但它也较难预测。这可能会导致模拟比例大小建模问题和加强对仔细了解寄生需要。跨导特点是跨栅极和源极之间漏电流和电压关系。因为几何降低而跨导越高。这对模拟和数字域都是好消息，在域里小电导与电容相互作用以创建更小带宽，因此也降低数据率。众所周知，几何降低也能降低设备电压限。在纯数字世界，有几种有益方式降低功率和减少辐射。唯缺点是在大多数数字电路里需要多个电压轨。在模拟域，积蓄力量是有，但操作范围减少使设计任务更加艰难。对模拟设计师来说，偏置电路在和之间是相当普遍。不幸是，阈值电压与几何规模不匹配。换句话说，因为工艺减缩使得电压操作范围变小。这意味着电路模外文翻译译文桥接模拟与数字世界之间鸿沟大多数应用程序要求模拟和数字功能并存，把此功能结合在单芯片上好处是很明显。然而，这样混合信号集成也向人们提出了重大挑战。此外，数字和模拟功能往往以不同速度进行发展，但混合信号在如工业，汽车和医疗行业解决方案在关键时期必须保持是能用。最新混合信号半导体工艺正在着力解决这些问题，本文将着重于当具体指定集成混合信号解决方案时设计者应考虑些问题。在现实世界中混合信号解决方案系统设计人员经常从个给定设计模拟区域中进行数字区域分区，这样做有多种原因这两种技术混合组件可用性，数字化设计复杂性或作为标准产品纯数字处理部分存在。在集成电路里配置模拟器件确实能让系统设计师降低整个模块成本。此集成方法在诸如信或计算机等先进领域通常是难以实现，但对于更成熟或传统市场，如汽车，医疗和工业是有实际意义。对于这些成熟市场大部分应用，数字化功能研究者正在寻找曾是纯模拟设计方法。添加数字功能到模拟设计，部分上帮助了开发新工艺技术，该工艺可以处理短信道，快速转换数字晶体管和高电压模拟晶体管。例如，半导体公司最新混合信号技术提供了在相同设计平台上数字和模拟集成功能。技术系列是基于微米补充金属氧化物半导体晶体管型。有些人认为从个纯粹数字设计师角度来看，这项技术已经过时，但它却是处在汽车，工业和医疗行业最前沿技术。这种可选特性使真正片上系统设计能实现以下功能，包括高电压接口可达伏，微处理性能可达位，无线性能可达千兆赫兹，以及复杂逻辑设计可达每平方个门电路。除了这些功能之外，使非易失性存储器融合成为可能电可擦可编程只读存储器可达千字节，快闪记忆体高达半兆位或生产次性编程应用程序。能够在个芯片上集成所有这些功能使客户有可能免受独立非易失性存储器市场过时影响，该市场或多或少会受电脑市场驱动。例如，当我们考虑汽车原始设备制造商重新排位模块成本时，这样做好处是非常明显。当考虑嵌入到汽车应用模块寿命长度时，当病人在工业环境下或医学自我治疗设备上花费是个重要考虑因素时，这也是很有意义。不过从数字到模拟鸿沟缩小在单芯片上时必定会有问题发生。例如，来自高速数字电路上时钟噪声会干扰模拟功能敏感区域。此外，高功率模拟功能开关电流可干扰低压数字处理器。我们目标是保护低压晶体管电场效应电压从至高于倍变化。这些重要问题不是没有解决方案。例如，个家庭使用最