施密特上，内部触发器发生翻转。 当逐步下降时，致使。 所以只要电路就稳定在高电平，这样就有效的防止了杂波的干扰，并使输出得到矩形脉冲，符合了下级计数的需求。 典型的施密特其工作波形如下图所示图第四章计数电路芯片介绍是种同步加计数器，在个封装中含有两个可互换二十进制计数器，其功能引脚分别为和。 管脚图如下图所示。 该计数器是单路系列脉冲输入脚或脚脚或脚，路码信号输出脚脚脚脚。 此外还必须掌握其控制功能，否则无法工作。 其工作波形如下图所示图引脚图图波形图从应用手册中给有控制功能的真值表又称功能表，即集成块的使用条件，如表所示。 从表看出，有两个时钟输入端和，若用时钟上升沿触发，信号由输入，此时端应接高电平，若用时钟下降沿触发，信号由端输入，此时端应接低电平，不仅如此，清零又称复位端也应保持低电平，只有满足了这些条件时，电路才会处于计数状态，若不满足则不工作。 我们还从真值表里可以得出，利用端下降沿触发的特点组成位十进制计数器。 从波形分析，当输入端的计数脉冲到第个时，电路自动复位状态。 另外，该无进位功能的引脚，所以应该充分利用第或脚输出脉冲的下降沿，利用该脉冲和端相连，就可作为计数的电路进位脉冲和进位功能端来供多位数使用。 计数电路设计本电路采用两个同步计数器接成串行工作方式，查数字电路产品资料后，准备采用，根据上面的分析结果，电路设计原理图如下图所示。 由此可见充分利用真值表的特性，才能使用好数字电路。 另外从波形参数表可查其复位端所需的清零电平宽度在时应该大于，即清零信号宽度应至少大于才能有效的将计数器清零，从测量的准确度要求来看，周期的频率，远远大于我们所测量的频率最高值，所以我们至少可以将其运用与小银脉冲与数字电路北京高等教育出版社，蒋换文电子测量北京中国计量出版社，张克农数字电子技术基础北京高等教育出版社，康华光电子技术基础数字部分第四版北京高等教育出版社，何金茂数字电子技术导论北京高等教育出版社，郭振芹非电量电测量北京中国计量出版社，常建生检测与转换技术北京机械工业出版社，张锡富传感器北京机械工业出版社，主要器件清单除此外电容电组若干，供电电源等未列入清单。 器件名称用处及规格数量整形计数锁存译码时钟产生分频单稳态光电开关管晶振数码显示目录第章传感器原理与检测技术课程设计任务书课程设计任务课程设计目的课程设计要求课程设计内容课程设计报告要求课程设计进度安排课程设计考核办法第二章总体设计方案设计思路原理图第三章整形电路芯片介绍整形电路设计第四章计数电路芯片介绍计数电路设计第五章锁存电路芯片介绍锁存电路设计第六章译码显示电路数码管介绍芯片介绍译码显示电路设计第七章时钟单稳态电路时钟单稳态电路设计时钟电路及波形设计单稳态设计第八章调试运行结果制作和调试调试中遇到的问题各部分电路的波形图电路设计的优缺点分析第九章设计总结参考文献元器件清单第章传感器原理与检测技术课程设计任务书题目转速检测显示装置设计课程设计任务测速是工农业生产中经常遇到的问题，人们经常需要精确测量每秒钟转轴的转速，学会对电机转速的测量和显示具有重要的意义。 本设计采用光电传感器感受输入光信号，产生的脉冲电信号，该脉冲信号送入计数器，累计所产生的脉冲数，并使计数器每秒钟做次清零，就可以记下每秒钟的转速。 在每次周期性的清零前时刻，将计数器记下的数值传入寄存器存储，并进行显示，这就是测量到的上秒钟的转速。 课程设计目的掌握利用光电传感器进行非接触式转速测量的方法掌握测量和显示电路的设计方法培养实践技能，提高分析和解决实际问题的能力。 课程设计要求转速测量显示范围为转秒。 转速测量误差每秒不超过圈，内部时钟稳定度每天不超秒。 电路原理要求简单，便于制作调试，元件成本低廉易购。 课程设计内容上升沿触发工作。 另外大多的译码器都带有锁存功能，但是他的锁存方式基本上都是电平触发，若设计成电平触发的话，势必会增加电路的复杂度，还不如直接采用边沿琐存的单集成，所以不使用译码器中的锁存电路。 时钟实现方法很多，本电路采用晶振电路，已计算得满足高精度的时钟需求。 原理图图原理框图整形电路计数器锁存器译码器显示电路时钟电路单稳态图原理图脉冲清零清零施密特庄玉传第三章整形电路芯片介绍由六个斯密特触发器电路组成。 每个电路均为在两输入端具有斯密特触发器功能的反相器。 触发器在信号的上升和下降沿的不同点开关。 上升电压和下降电压之差定义为滞后电压。 本施密特触发器选用，管脚图如下图所示，其引脚图及内部构造如图图所示，可以很容易看出，内部含有六路同样的施密特触发器，我们只使用其中组。 图芯片图引脚图引脚功能数据输出端数据输入端电源正接地图内部图切换时间波形如图所示图切换时间波形整形电路设计整形电路基本原理图如下图所示施密特光电开关管图整形电路原理图电路核心由个光电开关管组成，平时电机转轮静止，发光二极管所发出的光被轮子挡住，所以接收管处于截止状态，端为高电平。 当电机转动圈，会使接收管导通次，端输出个低电平，端波形为图所示整形电路计数电路锁存电路时钟电路和译码显示电路的设计电路的连接和各部分调试硬件电路原理图及清单。 课程设计报告要求报告中提供如下内容目录正文课程设计任务书总体设计方案原理框图手画各部分电路原理说明调试运行结果包含各部分电路的波形图设计小结心得体会参考文献课程设计进度安排进度表如表所示表工作日工作内容第天布置课程设计任务，查找相关资料，熟悉相关芯片第天设计总体方案和绘制原理图第天调试各部分电路第天调试各部分电路，系统联调第天完成课程设计报告，答辩课程设计考核办法本课程设计满分为分，从课程设计平时表现课程设计报告及课程设计答辩三个方面进行评分，其所占比例分别为。 第二章总体设计方案设计思路利用光电开关管做电机转速的信号拾取元件，在电机的转轴上安装个圆盘，在圆盘上挖六小洞，小洞上下分别对应着光发射和光接受开关，圆盘转动圈既光电管导通六次，利用此信号做为脉冲计数所需。 计数脉冲通过计数电路进行有效的计数，按照设计要求每秒种都必须对计数器清零次，因为电路实行秒更新，所以计数器到译码电路之间有锁存电路，在计数器进行计数的过程中对上次的数据进行锁存显示，这样做不仅解决了数码显示的逻辑混乱，而且避免了数码显示的闪烁问题。 对于脉冲记数，有测周和测频的方式。 测周电路的测量精度主要受电路系统的脉冲产生电路的影响，对于低频率信号，其精度较高。 测频电路其对于正负的信号差比较敏感，对于低频率信号的测量误差较大，但是本电路仍然采用测频方式，原因是本电路对于马达电机转速精度要求较低，本电路还有升级为频率计使用，而测频方式对高频的精度还是很高的。 显示电路采用静态显示方法，因为静态显示易于制作和调试，原理也较简单，所需元器件易于购买。 电路时钟是整个电路的关键，它是整个电路有效工作的核心，负责电路的锁存和清零。 其基本思路是产生频率秒是时钟，当秒时钟到来时，既上升沿到来时，对锁存电路进行锁存，锁存以后才能对计数器进行清零，锁存和清零间隔要充分小，否则就影响电路的计数准确度。 鉴于此，对锁存集成必须采用边沿触发形式的集成，并且计数器应该与锁存同步工作，既都在秒时钟的得将计数器清零，频率仍然是秒。 而且在锁存以后才可以对计数器进行清零，考虑到锁存在之内完成工作，所以只要电路调试得当，无须再加延时电路，而且从上面设计的方框图可知，矩形脉冲经过个单稳态电路以后才产生清零脉冲，单稳态集成也存在不可人为的延时存在，所以电路可以正常工作。 时钟产生方式很多，可以由各种门电路，环谐振电路，也可以由触发器集成构成，谐振可以是电容，晶体。 为了电路调试方便，综合条件，采用集成加晶振，晶振采用平常较为多见的时钟晶振，谐振频率为。 查阅数据集成资料，发现符合各方面的要求，它内部含有级的二进制串行计数器，可以进行分频，谐振频率经过内部级计数器分频后可以得到的精确频率。 现在所需要的秒的时钟，因此的脉冲需在经过个二分频电路就可以输出准确秒脉冲。 的应用接线图如图所示图的应用接线图和脚内部电路和外围组成典型的石英晶体门振荡电路，产生的频率信号进入级计数器后，在脚输出的频率方波。 和做频率微调，输出频率主要取决石英晶体。 对于的方波仍然无法让电路正常工作，需要进行分频才能产生秒的时钟，因此本电路设计个触发器进行分频，分频后的方波可以直接用来控制锁存电路的工作。 本电路采用作为分频的器件，其管脚分布图如图，各引脚构造图如图所示图管脚分布图图引脚构造图从上面两图可知，内部含有两套相同的触发器，和为输出端，脚为前级时钟输入，和脚分别是更新和复位脚，本电路要将其接低电平，和脚为端，需接高电平。 从脚输出的信号既是所需要的方波。 单稳态设计从第脚输出的方波仍然无法进行正常清零的工作，此脚需要接单稳态处理后才能进行清零。 从前面的设计需求出发，单稳态电路输出的波形宽度至少要达到才能正常清零。 查询有关集成库发现是种双可重触发单稳态器件，它的管脚构造分别如下图所示，其真值表如表所示图芯片图图管脚构造图图内部构造图表真值表有上图可知，里同样有两组单稳态电路，和是微分定时输入，脚是使能端，和组成与门电路，脚与图光电信号电路设计的优缺点分析本电路具有测量精度高，调试制作简单等特点，但还存在许多不足之处有待改进本电路总共使用块集成，所以存在很大的亢余度，部分集成内部只用了，造成浪费。 如显示电路可以采用动态显示的方法，采用体化的集成既译码锁存计数为体的集成。 对转速的测量单位为秒，因此就提供转速测量的功能来讲并不是最佳结果，应该是以分为单位。 现在测量方法实现的原理是以计数测频率，若以测周的方法既测量转的周期，然后再进行数位转换便可以提供测量每分钟转速的