基带传输系统位同步器的设计 ㊣ 精品文档 值得下载

波器观察各种波形，使用示波器的打印功能将波形存储下来。

伪随机序列位的序列如图所示。

由图中可以看出，个周期中的伪随机序列为。

图位伪随机序列用分析随机序列的自相关函数，分析结果如图所示。

由图可得此序列自相关函数的周期为且比较尖锐，自相关函数峰值下降是因为分析时的数据长度不是足够的长。

图伪随机序列的自相关函数位同步当为，即收发时钟同频不同相时的同步效果图如图和图所示，其中，通道为发送端的时钟，通道为发送端序列，通道为同步时钟，通道为恢复出来的序列。

本地时钟上升沿同步理想时钟的上升沿，故在位同步时钟的下降沿对码元抽样判决，恢复伪随机序列。

由图中可以看出，位同步时钟信号和伪随机码恢复正确，且本地时钟相位直在微调以保证相位锁定。

图为时的位同步效果图图为时的位同步效果局部放大图当发送端发送的波形为方波，频率为时钟频率的时，同步的效果如图所示。

从图中可以出，由于此方波的同步信息非常丰富，所以同步时钟的抖动比序列要小很多。

图发送端的波形为方波时的同步效法的研究与实现成都电子科技大学，果图五结论本文设计了个基带传输系统的位同步器，主要由序列发生器和同步器两大部分组成。

在序列发生器部分，产生了个位的序列，即。

可以看出，的数目比的数目多个，满足伪随机序列均衡性的要求。

在个周期个元素中，共有个游程，其中长度为的游程有个，即，长度为的游程有个，即，长度为的游程有两个，即和，长度为的游程有个，即两个和两个。

即在长度为的游程中，游程和游程各占半。

序列的自相关函数为其余部分为。

由图可以看出，此序列的自相关函数比较尖锐，近似冲击函数，满足伪随机序列自相关函数的要求。

在同步器部分，采用了算法的思想，容易理解，并使之易于在上实现。

改进了调整步进，使步进不再是单地增加或减少个脉冲，而是不断判断不断调整。

但是缺点是步进可能累计以至于次的调整会过大。

由图可以看出，同步建立时间大概为秒，小于秒。

实现同步后，本地时钟不断调整以跟踪接收码元的相位，使码元可以正确恢复。

经过实际测量，当发送时钟频率的方波使用数字信号源产生时，本同步器可同步的频率范围为之间。

六参考文献樊昌信，曹丽娜通信原理第版北京国防工业出版社张富丽基于通信原理实验系统的研究北京北京化工大学，张继禹，张厥盛，万心平，郑霖锁相技术西安西安电子科技大学出版社侯卫民，蒋景红，张骋，蔡惠智基于的数字锁相环的研究与实现微计算机应用况野基于的数字接收机位同步算时钟脉冲。

序列输入到同步器中，鉴相器判断当前的本地时钟超前还是滞后，去调整分频器的分频次数，从而改变本地时钟的频率。

因为相位，所以本地时钟的相位也随之改变。

通过不断地调整分频次数可以达到位同步的功能。

图是本设计中位同步的原理框图。

图位同步原理框图位同步使用的是算法。

算法要求每个码元周期至少有个采样点，且它在进行位同步提取时对载波相位不敏感。

用表示接收机对于时刻码元的采样值，由于该时刻与理想的码元采样时刻可能有偏差，即它未必准确对应眼图张开最大时刻，故称其为准采样时刻。

对应的为原始码元的准采样值。

则前码元的准采样值应记为。

在算法中，每个码元周期还需要个采样值，其采样时刻在和的中间位置，可以称为半采样值，记作。

算法给出的位同步鉴相误差为通过图来感性地理解这个鉴相式。

对于理想的双极性码元波形，若相邻码元之间产生跳变，即≠，且相位已经锁定，则有，所以，如图所示。

若位同步信号超前于理想时钟，则有，如图所示。

另外，若相邻码元之间未产生跳变，则，。

虽然此时位同步信号存在超前或滞后现象，但算法无法进行判断。

为了使接收码元序列中不会长时间地没有突变边沿，可以对基带码元的传输码型做种变换，例如改用码，或者使用扰乱技术，使发送码元序列不会长时间地没有突跳边沿。

图算法示意图以上讨论的是双极性信号，而产生出来的是单极性数字信号。

考虑到只有在码元发生跳变的时刻才会有位同步信息，故而数字信号跳变前后的两个时刻电平不同，故可通过两个时刻的异或来实现对突跳边沿的识别。

通过判断和判断本地时钟相对于理想时钟的超前或滞后。

通过图感伪随机序列产生部分本部分产生四种码型，分别为全码全码等间隔码和序列，来分析不同码型下的同步情况。

由的四种状态来产生四种码型。

实现移位寄存产生全码。

产生全码。

产生等间隔的码。

产生序列。

位同步及抽样判决部分本地时钟与发送端时钟同频不同相，当本地时钟与发送端时钟不同频率时，可将计数初值设置为不同值。

在本设计中，当收发时钟频率相同时，计数初值设为，频率不同时，计数初值设为。

为了减小同步建立时间，本设计中对计数器调整的步进是动态调整的，通过增大调整步进来使同步更加迅速，即当跳变边沿到来时，如果判断为本地时钟超前滞后，则使计数初值加减，下个跳变边沿到来时，如果本地时钟还是超前滞后，则使计数初值加减在本地时钟上升沿对输入伪随机序列进行抽样，用于判断抽样时刻的超前和滞后。

在本地时钟下降沿对输入伪随机序列进行抽样。

判断伪随机序列跳变，如果两个时刻的抽样值不同，则表示序列有跳变。

相等表示滞后。

本性地理解下。

如果在码元跳变时刻相位超前，则≠，如图所示。

如果在码元时刻相位滞后，则，如图所示。

因为数字信号在跳变边沿无定义，所以如果在码元跳变时刻相位正好锁定，则此时的应无意义，但数字信号只有和两种状态，即要么为要么为，所以就算码元跳变时刻相位正好锁定，但是本设计的方法判断不出来，判断出来的本地时钟只能是要么超前要么滞后，在下个码元跳变时刻再进行调整，只要接收码元序列中不会长时间地没有跳变边沿，则本地时钟的相位会不停地进行调整以保证相位误差在允许范围之内。

图数字信号算法示意图四设计本设计基于，设计了个最小系统。

采用如图所示的结构框图。

图结构框图硬件设计本设计使用绘制原理图和。

原理图部分本设计使用的是的，包含个逻辑元件，封装为封装。

的所有引脚均开放，使此不仅限于本设计。

此需要和供电，但是般电源产生为或，故需要变换为和。

本设计使用供电，使用将变换为，使用将变换为。

本设计中，基带信号由产生，为单极性非归零信号，故没有电平抬升和电压保护电路。

的配置芯片使用。

图硬件原理图部分电源尽量远离其他器件以避免干扰下载端口放置在边缘方便使用时钟尽量靠近，并且输出接个电阻以减小时钟噪声。

图硬件软件设计本设计使用编译下载程序，使用编写程序。

应元素不同的数目为序列的周期。

序列的自相关函数还可以写成如下形式⊕的数目⊕的数目由序列的移位相加特性可知，上式分子中的⊕仍为序列的个元素。

所以上式分子就等于序列个周期中的数目与的数目之差。

另外，由序列的均衡性可知，序列个周期中的数目比的数目少个。

所以上式分子等于。

故有，当时，显然。

所以，我们最后写成，不难看出，由于序列有周期性，故其自相关函数也有周期性，周期也是，即，而且是偶函数，即有整数同步信号位同步系统的性能指标通常是用相位误差建立时间保持时间等指标来衡量。

相位误差相位误差主要是由于位同步脉冲的相位在离散地调整所引起的。

因为每调整步，相位改变是分频器的分频次数，故最大的相位误差为。

用这个最大的相位误差来表示，可得有时不用相位差而用时间差来表示相位误差。

因为码元周期为，故得本文中，故，秒。

建立时间同步建立时间即为失去同步后重建同步所需的最长时间。

为了求这个最长时间，令位同步脉冲的相位与输入信号码元的相位相差秒，而相位每调整步仅能调整秒，故所需最大调整次数为接收随机数字信号时，可近似地认为两相邻码元中出现的概率相等。

由于本设计中，每个码元周期中有个跳变边沿，因此平均来说，每秒可调整次相位，故同步建立时间为秒保持时间当同步建立后，旦输入信号中断，由于收发双方的固有频率之间总存在频差，收端同步信号的相位就会逐渐发生漂移，时间越长，相位漂移量越大，直至漂移量达到准许的最大值，就算失步了。

设收发两端固有码元周期分别为和，则式中的为收发两端固有码元频率的几何平均值，且有可得即上式说明了当有频差存在时，每经过时间，收发两端就会产生的时间漂移。

反过来，若规定两端允许的最大时间漂移为秒为常数，经过秒就会到达此值。

这样求出的时间就是同步保持时间。

即解得若同步保持时间的指标给定，也可求出收发两端振荡器的频率稳定度的要求为此频率误差是由收发两端振荡器造成的。

若两振荡器的频率稳定度相同，则要求每个振荡器的频率稳定度不能低于本设计中，收发两端允许的最大时间漂移小于半个码元周期，即，所以。

三原理本设计中，基带信号采用序列，位同步使用算法的思想。

基带信号伪随机序列序列是最长线性反馈移位寄存器序列的简称。

它是由带线性反馈的移位寄存器产生的周期最长的序列。

级线性反馈移存器可产生位伪随机序列，产生位伪随机序列需要级移存器。

图为般的线性反馈网络移存器原理方框图。

图线性反馈移位寄存器原理方框图根据本原多项式表，级移存器的本原多项式代数式为，八进制表示为，即，故，其余均为。

故位伪随机序列可由图所示方框图给出。

图级线性反馈移存器原理方框图此移存器产生的伪随机序列的个周期为，。

位同步原理本地通过的时钟分频产生于发送端频率相同但是相位随机的简介码元同步又称时钟同步或时钟恢复。

在接收数字信号时，为了对接收码元积分以求得码元的能量以及对每个接收码元抽样判决，必须知道每个接收码元准确的起止时刻。

这就是说，在接收端需要产生与接收码元严格同步的时钟脉冲序列，用它来确定每个码元的积分区间和抽样判决时刻。

时钟脉冲序列是周期性的归零脉冲序列，其周期与接收码元周期相同，且相位和接收码元的起止时刻对正。

当码元同步时此时钟脉冲序列和接收码元起止时刻保持着正确的时间关系。

码元同步技术则是从接收信