1、学出版社，，曹庆华扩频通信中伪随机序列的捕获电信快报刘焕淋，向劲松，代少升扩展频谱通信北京北京邮电大学出版社，韦惠民扩频通信技术及应用西安西安电子科技大学出版社，，段完整的代码主要由以下几部分组成第部分是代码的注释部分，主要用于简要介绍设计的各种基本信息。从上面的注释中可以了解到些基本信息，如代码中加法器的主要功能设计工程师完成的日期及版本。例的模块名是，有两个输入端口，和个输出端口。其中输入信号是位的，其数据类型声明为连线型输出是两位的寄存器类型。这些信息都可以在注释中注明。这部分内容为可选项，建议在设计中采用，以提高代码的可维护性。第二部分是模块定义行，这行以开头，然后是模块名和端口列表，标志着后面的代码是设计的描述部分。第三部分是端口类。
2、波形如图所示图序列软件仿真波形利用软件编译综合仿真适配，下载至Ⅱ芯片中，采用示波器观察到的序列的波形如图所示图序列实际硬件测试图基于的序列实现程序中序列优选对分别为，。程序中为同步复位信号，为时钟信号，为序列的延时信号，用于相位调整，延时器取不同值时产生的序列不同该发生器最多可以产生种不同序列，其中半是平衡的。其电路原理图如图所示输出图阶产生的序列电路原理图软件仿真波形如图所示图序列软件仿真波形基于的序列实现我们以阶移位寄存器为例，来产生序列。其本原多项式，其电路原理图如图所示状态检测器图阶产生的序列电路原理图设置初始状态为，其状态流程为初态软件仿真波形如图所示图序列软件仿真波形利用软件编译综合仿真适配，下载至Ⅱ芯片。
3、捷高效，大大节省了设计周期和资源消耗。软件仿真成功后，进行了硬件测试工作。实际测试了序列序列，结果显示正确。由于时间和能力有限，序列暂时未能在硬件上调试成功。本文的工作只是个开始，可以为后来者提供定参考价值。谢辞时光飞逝，转眼间我的大学学习生活就要结束了，个新的起点即将开始。在这里，向在这四年的求学时光中曾经帮助过我的老师，师兄，师姐，同学和我的家人朋友们表示衷心的谢意,首先，非常感谢我的导师宗静静老师对我论文选题写作等多方面的指导和关怀。在整个毕业设计过程中，宗老师总是非常和蔼的给予我很多帮助，不但帮助我查询相关资料指导我的理论学习，而且还在生活中给了我无微不至的关心和爱护，让我能够及时的调整自己积极的进行研究。在完成论文之际，也再次向四年。
4、型和数据类型的说明部分，用于端口数据类型和参数的定义等等。第四部分是描述的主体部分，对设计的模块进行描述，实现设计要求。模块中和构成个执行块，它直监测输入信号，其中任意个发生变化时，两个输入的值相加，并将结果赋值给输出信号。这些定义和描述可以出现在模块中的任何位置，但是变量寄存器线网和参数的使用必须出现在相应的描述说明部分之后。为了使模块描述清晰和具有良好的可读性，建议将所有的说明部分放在设计描述之前。第五部分是结束行，就是用关键词表示模块定义的结束。模块中除了结束行以外，所有语句都需要以分号结束。第四章基于的码的实现基于的序列实现我们以阶移位寄存器为例，来产生序列。其本原多项式为。其电路原理图如图所示输出图阶产生的序列电路原理图软件仿。
5、后的时序仿真。将适配器产生的器件编成文件通过编程器载入到目标芯片中。设计流程的优点如下设计流程从功能描述开始到物理实现的完成与设计人员的开发思路符合，方便设计人员进行开发。功能设计完全独立于物理实现，采用自顶向下的设计方法，功能输入采用标准的输入方法，不含有任何器件的物理信息，工程师可以有更多的时间集中精力进行功能描述，可在设计过程的最后阶段任意选择或更改物理器件。设计再利用较方便。利于设计的更改。工程师可以在极短的时间内修改设计，选择最优方案。设计并处理大规模复杂电路。目前的器件正向高级程度深亚微米工艺发展。为设计系统的小型化低功耗高可靠性等提供了集成的手段。设计周期缩短，生产率大大提高，性能明显提高，产品竞争力加强。仿真软件简介是公司的综。
6、考序列，对序列进行移位次，得到的移位序列，然后与序列模加后得到新的长度为的序列，则此序列就是序列，即，对不同的，得到不同的序列，这样可得到条码，加上序列和序列，共得到条码。把这条码称为码族。码的产生方法有两种形式，种是串联成级的线性移位寄存器，另种是由两个级移位寄存器并联而成的。例如，序列的本原多项式为，采用第种形式，串联成级的线性移位寄存器，将两序列的本原多项式相乘，可得到阶数为的多项式由此可得的移位寄存器如图所示。图给出了码发生器的并联结构。图码发生器串联结构并联结构码的相关特性由序列优选对模加产生的码族中的条码序列已不再是序列，也不具有序列的游程特性和二值相关特性。但码族中任意两序列之间互相关函数都。
7、利用原理图结构框图和完成电路描述，并将其保存为设计实体文件芯片电路平面布局连线编辑增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块功能强大的逻辑综合工具完备的电路功能仿真与时序逻辑仿真工具定时时序分析与关键路径延时分析可使用逻辑分析工具进行嵌入式的逻辑分析支持软件源文件的添加和创建，并将它们链接起来生成编程文件使用组合编译方式可次完成整体设计流程自动定位编译高效的期间编程与验证工具可读入标准的网表文件网表文件和网表文件能生成第三方软件使用的网表文件和网表文件。作为种可编程逻辑的设计环境，由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。语言简介的特点和样，是目前大规模集成电路设计中最具。
8、，或序列优选对的两个本原多项式所产生序列的移位模和新序列也叫做序列。序列的产生码是基于序列优选对产生的，首先来看序列的优选对。序列优选对所谓序列优选对，是指在序列集中，其互相关函数最大值的绝对值，小于个值的两条序列。设序列是对应阶本原多项式产生的序列，序列是对应阶本原多项式产生的序列。当它们的互相关函数值，满足下列不等式，为奇数为偶数，但不被整除时，和产生的序列和便构成优选对。码的产生方法码是序列的组合码，是由两个长度相同速率相同但码字不同的序列优选对模加后得到的，具有良好的自互相关性，且地址码数远远大于序列。对序列优选对可产生条码。这种码发生器机构简单，易于实现，工程中应用广泛。设序列和为长的序列优选对。以序列为。
9、合性开发软件，支持原理图以及等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整设计流程。可以在以及上使用，除了可以使用脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统，功能集中，易学易用等特点。支持的核，包含了宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性加快了设计速度。对第三方工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方工具。此外，通过和工具与相结合，可以方便地实现各种应用系统支持的片上可编程系统开发，集系统级设计嵌入式软件开发可编程逻辑设计于体，是种综合性的开发平台。功能提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括。
10、所有培养抚育我的恩师表示最诚挚的谢意,感谢同课题组的各位同学们，他们在我的课题研究和论文写作过程中提出了很好的建议，对我帮助很大，在此致以真挚的谢意。感谢父母在我的成长道路上付出的辛勤劳动，他们的支持是我不断前进的动力。再次深深地感谢所有关心我的人。最后感谢答辩组的所有老师们,参考文献肖国镇，粱传甲，王玉民伪随机序列及其应用北京国防工业出版社，樊昌信，詹道庸，徐炳祥，吴成柯通信原理北京国防工业出版社，张扬，杜兴民，卫剑钒种序列的高效生成算法通信学报陈顺林，董庆蓉序列在移动通信扰码中的应用及仿真现代电子技术方秀花，江修富计算机搜索平衡序列方法研究技术指挥学院院报吴明捷，马景兰直接序列扩频通信中的伪随机码公矿自动化美，孙海平译综合实用教程北京清华。
11、表性使用最广泛的硬件描述语言之。作为硬件描述语言，具有如下特点能够在不同的抽象层次上，如系统级行为级级门级和开关级，对设计系统进行精确而简练的描述能够在每个抽象层次的描述上对设计进行仿真验证，及时发现可能存在的设计，缩短设计周期，并保证整个设计过程的正确性由于代码描述与具体工艺实现无关，便于设计标准化，提高设计的可重用性。如果有语言的编程经验，只需很短的时间内就能学会和掌握，因此，可以作为学习设计方法的入门和基础。的基本结构描述是由模块构成的，每个模块对应的是硬件电路中的逻辑实体。因此，每个模块都有自己独立的功能或结构，以及用于与其它模块之间相互通信的端口。例如，个模块可以代表个简单的门，个计数器，个存储器，甚至是计算机系统等。例加法器的描述。
12、，采用示波器观察到的序列的波形如图所示图序列实际硬件测试图结论随着在电子领域越来越广泛的应用，在很多高速设计和高速测试的场合下，人们希望用实现发生器。本文讨论了利用线性反馈移位寄存器在上实现伪随机码发生器的方法，学习了序列码码以及序列码的构造原理和性质，结合理论知识利用语言编写伪随机码发生器，并通过软件Ⅱ观察伪随机码仿真波形。结果证明通过来设计伪随机码发生器是可行的成功的。此方法不但简单易行元宽度常称为码片宽度，以便于区别信息码元宽度为，那么自相关系数是以为周期的函数，如图所示。图中横坐标以表示，如，则移位比特，即。在的范围内，自相关系数为图序列的自相关函数序列定义序列优选对的两个次本原多项式乘积构成的新序列为序。
参考资料：
1、该文档不包含其他附件(如表格、图纸)，本站只保证下载后内容跟在线阅读一样，不确保内容完整性，请务必认真阅读。
2、有的文档阅读时显示本站（www.woc88.com）水印的，下载后是没有本站水印的（仅在线阅读显示），请放心下载。
3、除PDF格式下载后需转换成word才能编辑，其他下载后均可以随意编辑、修改、打印。
4、有的标题标有”最新”、多篇，实质内容并不相符，下载内容以在线阅读为准，请认真阅读全文再下载。
5、该文档为会员上传，下载所得收益全部归上传者所有，若您对文档版权有异议，可联系客服认领，既往收入全部归您。
基于FPGA的PN码产生技术研究（最终版）