帮帮文库

返回

基于DSP的数字钟设计-电子信息工程毕业论文(最终版) 基于DSP的数字钟设计-电子信息工程毕业论文(最终版)

格式:word 上传:2022-06-25 17:16:36

《基于DSP的数字钟设计-电子信息工程毕业论文(最终版)》修改意见稿

1、“.....虽然我们通过课程对有了基本的框架认识,但对如何在实践中运用进行实际问题的解决还缺乏能力。本次创新设计,使我对有更深的理解与认识。在做本次创新设计的过程中,我感触最深的当属查阅大量的设计资料了。为了让自己的设计更加完善,查阅这方面的设计资料是十分必要的。连接设备关闭计算机和实验箱电源关闭实验箱上的三个开关。开启设备打开计算机电源打开实验箱电源开关,打开板上电源开关。如使用型仿真器用附带的电缆连接计算机和仿真器相应接口,注意仿真器上两个指示灯均亮。设置为方式。启动启动。点击菜单项确认软件和仿真器连接在起。创建新工程。选择。在框里输入工程名。点击,创建个叫做的工程文件。选择,把文件加到工程里。你也可以在左边的工程视图窗口里右击工程,选择。从你所创建的文件夹里添加,......”

2、“.....编译工程单击菜单,项,编译工程中的文件,生成文件。下载程序单击菜单,项,选择目录中的文件,通过仿真器将其下载到上。运行程序观察结果单击菜单,项,运行程序,查看结果。单击菜单,项,停止程序运行。心得体会这次的创新设计是十分有意义的,而且是十分必要的。方面经过了大学四年的专业知识的学习已经储备了比较充足的相关方面知识另方面,即将走向社会,创新设计给了我们个机会来用于工业控制领域。最小系统图如上图所示,最小系统包括部分电源晶体振荡器接口电路接口电路引脚指示灯和口指示灯。本最小系统选择了公司的作为转换芯片。它是个双路低压降的电压调节器,输入为电压,可输出路固定电压及路可调电压,每路电流最大输出为。电源电路原理图如下图所示。输出电压供使用,另路可输出......”

3、“.....如下图所示最小系统电源电路原理图滤波电路。在内部,有个锁相环时钟模块,它是被作为个片内未设看待的,接在片内外设总线上,为提供所需的各种时钟信号。的锁相环时钟电路需要片外滤波器电路的配合,局部电路图如下图所示。最小系统时钟硬件设计有两种工作方法。种是利用锁相环时钟模块中提供的内部振荡电路,在芯片的引脚与之间连接晶振,启动内部振荡器。另种方法是不使用片内的振荡电路,完全由外部有源晶体振荡器产生时钟信号,直接接入引脚,此时,脚悬空。这种方法称为晶振方式。但着方式仍是用片内的倍频电路来对这来自片外的时钟进行倍频,以产生所需的时钟。锁相环电路片外滤波电路标准接口。是年指定的检测和芯片的个标准。仿真器般提供的时钟信号,只参与数据的传输......”

4、“.....预分频值为,使用内部时钟的周期寄存器值设为的计数器清等于为秒秒加选通秒的个位选通秒个位显示关断选通秒的十位选通秒十位显示关断分钟的显示小时的显示器中。仿真器的仿真头如下图及仿真信号表所示仿真器的仿真头仿真信号系统总原理图信号信号说明仿真器输入输出状态输入输出状态仿真引脚输入输入输出仿真引脚输入输入输出目标板存在检测信号。该引脚用于指示仿真器是否与目标板接上,以及目标板是否已经上电。的引脚必须与目标板的电源相连。输入输出测试时钟。由仿真器提供的的时钟信号。输出输入测试时钟返回。对仿真器而言......”

5、“.....秒清图电子时钟程序流程图程序清单程序编写如下,程序初始化主程序内部存储器设三个字节分别存放时钟的时分秒信息。利用定时器与软件结合实现秒定时中断,每产生次中断,存储器内相应的秒值加若秒值达到,则将其清零,并将相应的分字节值加若分值达到,则清零分字节,并将时字节值加若时值达到,则将十字节清零。该方案具有硬件电路简单的特点。而且,由于是软件实现,当芯片不上电,程序不执行时,时钟将不工作。数码管显示方案初步计划采用动态显示。所谓动态显示就是位位的轮流点亮各个位,对于显示器的每位来说,每隔段时间点亮次......”

6、“.....但必须保证扫描速度足够快,字符才不闪烁。显示器的亮度既与导通电流有关,也于点亮时间与间隔时间的比例有关。调整参数可以实现较高稳定度的显示。动态显示节省了口,降低了能耗。总体设计利用芯片制作简易电子时钟,由六个数码管五个按键数码管驱动及数码管位选,如下图所示电源部分直流电源复位电路按键控制部分数码管驱动位选部分个七段共阴极数码管显示秒分时位图系统框图模块设计位选芯片是款高速器件,引脚兼容低功耗肖特基系列。可充当个输出多路分配器,未使用的使能输入端必须保持绑定在各自合适的高有效或低有效状态。与逻辑功能致,只不过为反相输出。译码器可接受位二进制加权地址输入,和,并当使能时,提供个互斥的低有效输出至。特有个使能输入端两个低有效和和个高有效。除非和置低且置高......”

7、“.....利用这种复合使能特性,仅需片芯片即可轻松实现个数码管的选择导通。如图所示图译码器驱动芯片是款高速器件,引脚兼容低功耗肖特基系列。具有八路边沿触发,型触发器,带独立的输入和输出。的公共时钟和主复位端可同时读取和复位清零所有触发器。每个输入的状态将在时钟脉冲上升沿之前的段就绪时间内被传输到触发器对应的输出上。旦输入电平为低,则所有输出将被强制置为低,而不依赖于时钟或者数据输入。适用于要求原码输出或者所有存储元件共用时钟和主复位的应用,如下图所示数码管显示下图为共阴极数码管的引脚图,每位的段码线,分别与个位的锁存器输出相连,由控制器控制组合十个数据,如令其显示则,引脚即,引脚送高电平,此时数码管显示。由于各位的段码线并联,位口输出段码对各个显示位来说都是相同的......”

8、“.....它采用了高性能静态技术,使得供电电压降为,减小了控制器的功耗的执行速度使得指令周期缩短到,从而提高了控制器的实时控制能力集成了字的闪存可加密的转换时间的转换器,片上事件管理器提供了可以满足各种电机的接口和功能,此外还提供了适用于工业控制领域的些特殊功能,如看门狗电路和控制器等,从而使它可广泛应编号学号基于的数字钟设计题目基于的数字钟设计学院信息与电气工程学院专业电子信息工程姓名指导教师成绩完成日期年月日基于的数字钟设计芯片既具有高速数字信号处理功能,又具有实时性强功耗低集成度高等嵌入式微计算机的特点,所以随着科技的发展,技术在机电控制领域的应用愈加广泛。可显示字符,且显示清晰美观功耗低,在电子产品中也广泛应用。现今......”

9、“.....由于电子钟,石英表,石英钟都采用了石英技术,因此走时精度高,稳定性好,使用方便,不需要经常调校,数字式电子钟用集成电路计时时,译码代替机械式传动,用显示器代替显示器代替指针显示进而显示时间,减小了计时误差,这种表具有时,分,秒显示时间的功能,还可以进行时和分的校对,片选的灵活性好。时钟电路在计算机系统中起着非常重要的作用,是保证系统正常工作的基础。在个应用系统中,时钟有两方面的含义是指为保障系统正常工作的基准振荡定时信号,主要由晶振和外围电路组成,晶振频率的大小决定了芯片系统工作的快慢二是指系统的标准定时时钟,即定时时间,它通常有两种实现方法是用软件实现,即用芯片内部的可编程定时计数器来实现,但误差很大......”

下一篇
温馨提示:手指轻点页面,可唤醒全屏阅读模式,左右滑动可以翻页。
基于DSP的数字钟设计-电子信息工程毕业论文.doc预览图(1)
1 页 / 共 15
基于DSP的数字钟设计-电子信息工程毕业论文.doc预览图(2)
2 页 / 共 15
基于DSP的数字钟设计-电子信息工程毕业论文.doc预览图(3)
3 页 / 共 15
基于DSP的数字钟设计-电子信息工程毕业论文.doc预览图(4)
4 页 / 共 15
基于DSP的数字钟设计-电子信息工程毕业论文.doc预览图(5)
5 页 / 共 15
基于DSP的数字钟设计-电子信息工程毕业论文.doc预览图(6)
6 页 / 共 15
基于DSP的数字钟设计-电子信息工程毕业论文.doc预览图(7)
7 页 / 共 15
基于DSP的数字钟设计-电子信息工程毕业论文.doc预览图(8)
8 页 / 共 15
基于DSP的数字钟设计-电子信息工程毕业论文.doc预览图(9)
9 页 / 共 15
基于DSP的数字钟设计-电子信息工程毕业论文.doc预览图(10)
10 页 / 共 15
基于DSP的数字钟设计-电子信息工程毕业论文.doc预览图(11)
11 页 / 共 15
基于DSP的数字钟设计-电子信息工程毕业论文.doc预览图(12)
12 页 / 共 15
基于DSP的数字钟设计-电子信息工程毕业论文.doc预览图(13)
13 页 / 共 15
基于DSP的数字钟设计-电子信息工程毕业论文.doc预览图(14)
14 页 / 共 15
基于DSP的数字钟设计-电子信息工程毕业论文.doc预览图(15)
15 页 / 共 15
预览结束,喜欢就下载吧!
  • 内容预览结束,喜欢就下载吧!
温馨提示 电脑下载 投诉举报

1、手机端页面文档仅支持阅读 15 页,超过 15 页的文档需使用电脑才能全文阅读。

2、下载的内容跟在线预览是一致的,下载后除PDF外均可任意编辑、修改。

3、所有文档均不包含其他附件,文中所提的附件、附录,在线看不到的下载也不会有。

  • Hi,我是你的文档小助手!
    你可以按格式查找相似内容哟
DOC PPT RAR 精品 全部
小贴士:
  • 🔯 当前文档为word文档,建议你点击DOC查看当前文档的相似文档。
  • ⭐ 查询的内容是以当前文档的标题进行精准匹配找到的结果,如果你对结果不满意,可以在顶部的搜索输入框输入关健词进行。
帮帮文库
换一批

搜索

客服

足迹

下载文档