1、“.....要求其产生的脉冲振荡器的频率计算公式为,因此,我们可以计算出各个参数通过计算确定了取欧姆,取欧姆,电容取这样我们得到了比较稳定的脉冲。在和之间接了个的电位器便于在后面调节使得能够产生非常接近的频率。第二部分为分频电路,主要由组成的管脚图，功能表及波形图详见附录，因为振荡器产生的是的脉冲,也就是其周期是,而时基信号要求为和。为双加计数器，由两个相同的同步级计数器构成，计数器级为型触发器，具有内部可交换和线，用于在时钟上升沿或下降沿加计数，在单个运算中，输入保持高电平，且在上升沿进位，线为高电平时清零。计数器在脉动模式可级联，通过将连接至下计数器的输入端可实现级联，同时后者的输入保持低电平。如图所示，产生的的信号经过三次分频后得到个频率分别为和的方波。图的方波分频后波形图闸门电路设计如图所示，通过数据选择器来选择所要的分频分频和分频。的接拨盘开关来对选频进行控制......”。

2、“.....分析其通过后出现的波形图的管脚图功能表和波形图详见附录。是位计数器，具有个译码输出端，输入端，时钟输入端的施密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制，为低电平时，计数器清零。的方波作为的端，如图，信号通过后，从输出的信号高电平的脉宽刚好为信号的个周期，相当于将原信号二分频。也就是的输出信号高电平持续的时间为，那么这个信号可以用来导通闸门和关闭闸门。图闸门电路图控制电路设计通过分析我们知道控制电路这部分是本实验的最为关键和难搞的模块。其中控制模块里面又有几个小的模块，通过控制选择所要测量的东西。比如频率，周期，脉宽。同时控制电路还要产生的清零信号，的锁存信号。控制电路。计数电路和译码显示电路详细的电路如图所示。当的接的时候电路实现的是测量被测信号频率的功能......”。

3、“.....当的接的时候实现的是测量被测信号脉宽的功能。图是测试被测信号频率时的计数器信号波形端输入波形段清零信号波形锁存端波形图。其中第个波形是被测信号的波形图第二个是端输入信号的波形图第三个是计数器的清零信号。第四个是锁存信号。是高电平的时候计数器开始工作。为低电平的时候，计数器清零。根据图得知在计数之前对计数器进行了清零。根据的管脚图和功能表详见附录的功能表可以知道，当锁存信号为高电平的时候，不送数。如果不让锁存的话，那么计数器输出的信号直往数码管里送。由于在计数，那么数码管上面直显示数字，由于频率大，那么会发现数字直在闪动。那么通过锁存信号可以实现计数的时候让数码管不显示，计完数后，让数码管显示计数器计到的数字的功能。根据图可以看到，当到达下降沿的时候，此时的端的输入信号也刚好到达下降沿。图，是测量被测信号频率是的频率的图。由于软件篇幅的关系......”。

4、“.....图中电路的信号经过分频后选择的是的信号为基准信号。那么这个电路实现测量频率的范围是的信号的频率。同时控制电路也实现了对被测信号的周期和脉宽的测量。当的取定的值，电路实现定的测量功能。小数点显示电路设计图计数器信号波形端输入波形段清零信号波形锁存端波形图在测量频率的时候，由于分个档位，那么在不同的档的时候，小数点也要跟着显示。比如接测量频率的时候，它所测信号频率的范围是，那么在显示的时候三个数码管的第二个数码管的小数点要显示。接测量频率的时候，它所测信号频率的范围是，那么显示的时候，最高位的数码管的小数点也要显示。对比下两个输入的高低电平可以发现位不样，显示的小数点就不样。我们可以想到可以通过数据选择器来实现小数点显示的问题。具体的实现方法见图所示......”。

5、“.....通过定时器阻容件构成多谐振荡器的两个暂态时间公式，选择Ω，Ω，。把产生的信号接到示波器中，调节电位器使得输出的信号的频率为。同时输出信号的频率也要稳定。测完后，下面测试分频后的频率，分别接级分频二级分频三级分频的输出端，测试其信号。测出来的信号频率和理论值很接近。由于是将示波器的测量端分别测量每个原件的输出端。下面我在实验中把和拨号的周期算出被测信号的周期。时基信号周期计数器计数值。再根据频率和周期互为倒数的关系，算出被测信号的频率。这里面就提供个思想。没有通过实践去验证。不可避免，这个算法也有它自己的缺陷。心得体会本次实习让我们体味到设计电路连接电路调测电路过程中的乐苦与甜。设计是我们将来必需的技能，这次实习恰恰给我们提供了个应用自己所学知识的机会......”。

6、“.....都对我所学的知识进行了检验。在实习的过程中发现了以前学的数字电路的知识掌握的不牢。同时在设计的过程中，遇到了些以前没有见到过的元件，但是通过查找资料来学习这些元件的功能和使用。制作过程是个考验人耐心的过程，不能有丝毫的急躁，马虎，对电路的调试要步步来，不能急躁，因为是在电脑上调试，比较慢，又要求我们有个比较正确的调试方法，像把频率调准等等。这又要我们要灵活处理，在不影响试验的前提下可以加快进度。合理的分配时间。在设计控制电路的时候，我们可以连接译码显示和计数电路，这样就加快了完成的进度。最重要的是要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。附录十进制同步加减计数器简要说明为双加计数器，该器件由两个相同的同步级计数器组成。计数器级为型触发器。具有内部可交换和线，用于在时钟上升沿或下降沿加计数。在单个单元运算中，输入保持高电平，且在上升沿进位......”。

7、“.....计数器清零。计数器在脉动模式可级联，通过将连接至下计数器的输入端可实现级联。同时后者的输入保持低电平。管脚图功能表及波形图十进制计数器脉冲分配器简要说明是位计数器，具有个译码输出，输入端。时钟输入端的斯密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制，为低电平时，计数器在时钟上升沿计数反之计数功能无效。为高电平时，计数器清零。计数器提供了快速操作，输入译码选通和无毛刺译码输出，防锁选通，保证了正确的计数顺序。译码输出般为低电平，只有在对应时钟周期内保持高电平。管脚图功能表及波形图线七段所存译码器驱动器简要说明是段所存译码驱动器，在同单片结构上由逻辑器件和双极型晶体管构成。这些器件的组合，使具有低静态耗散和高抗干扰及源电流高达的性能。由此可直接驱动及其它器件。输入端分别检测显示亮度调节存储或选通码等功能。当使用外部多路转换电路时，可多路转换和显示几种不同的信号......”。

8、“.....当清除端为低电平时，不管时钟端状态如何，即可完成清除功能。的预置是同步的。当置入控制器为低电平时，在上升沿作用下，输出端与数据输入端致。对于，当由低至高跳变或跳变前，如果计数控制端为高电平，则应避免由低至高电平的跳变，而无此种限制。的计数是同步的，靠同时加在四个触发器上而实现的。当均为高电平时，在上升沿作用下同时变化，从而消除了异步计数器中出现的计数尖峰。对于，只有当为高电平时，才允许由高至低电平的跳变，而的跳变与无关。有超前进位功能。当计数溢出时，进位输出端输出个高电平脉冲，其宽度为的高电平部分。在不外加门电路的情况下，可级联成位同步计数器。对于，在出现前，即使发生变化，电路的功能也不受影响......”。

9、“.....邹其洪电工电子实验与计算机仿真第版北京电子工业出版社，王玉秀电工电子基础实验第版南京东南大学出版社，孙肖子模拟电子技术基础第版西安西安电子科技大学出版社，谢自美电子线路设计•实验•测试第版武昌华中科技大学出版社，张豫滇电子电路课程设计第版南京河海大学出版社，第章技术指标整体功能要求频率计主要用于测量正弦波矩形波三角波和尖脉冲等周期信号的频率值。其扩展功能可以测量信号的周期和脉冲宽度。系统结构要求数字频率计的整体结构要求如图所示。图中被测信号为外部信号，送入测量电路进行处理测量，档位转换用于选择测试的项目频率周期或脉宽，若测量频率则进步选择档位。数字频率计整体方案结构方框图电气指标被测信号波形正弦波三角波和矩形波。测量频率范围分三档测量周期范围。测量脉宽范围。测量精度显示位有效数字要求分析和的测量误差......”。