导教师院士二三年六月，关于学位论文使用授权的说明本人完全了解清华大学有关保留使用学位论文的规定，即清华大学拥有在著作权法规定范围内学位论文的使用权，其中包括已获学位的研究生必须按学校规定提交学位论文，学校可以采用影印缩印或其他复制手段保存研究生上交的学位论文为教学和科研目的，学校可以将公开的学位论文作为资料在图书馆资料室等场所供校内师生阅读，或在校园网上供校内师生浏览部分内容根据中华人民共和国学位条例暂行实施办法，向国家图书馆报送可以公开的学位论文。本人保证遵守上述规定。保密的论文在解密后遵守此规定作者签名导师签名日期日期摘要摘要随着晶体管集成度的不断提高，在单个芯片上集成多个处理器核已经成为后摩尔时代的发展趋势。其中，对于给定应用系统的设计而言，针对其特点构建异构多核处理器比同构多核处理器具有更加优越的性能和更低的能耗。但是，由于异构多核处理器的模拟和实现非常复杂，设计更改的代价太大，因此面向特定应用的异构多核处理器的设计和模拟是当前面临的主要挑战。本文主要针对高性能低功耗，和高可靠性的基于指令扩展的异构多核处理器设计进行分析与研究，并在此基础上提出套从交易级到时钟精确的模拟器级再到寄存器传输级的异构多核处理器模拟和设计方案。围绕这方案，本文主要做了如下三个方面的工作针对同构异构多核处理器的模拟问题，本文提出了基于的交易级多核并行模拟方法，设计了时钟精确的多核模拟器，可以实现均值为兆指令每秒的指令模拟速度，与传统模拟器相比具有更高的模拟效率同时，在模拟器的设计中采用全并行的结构和思路，使其具备更强的并行冲突检测能力。针对异构多核处理器的设计实现问题，本文提出了基于指令扩展的异构多核处理器的寄存器传输级设计方法，并以编码器应用为例实现了该异构多核处理器。综合结果表明，与同构多核处理器相比，采用该设计流程完成的异构多核处理器可以获得倍的性能提升，并使能耗下降到同构多核结构的。为了充分利用设计裕量，进步提升面向特定应用的异构多核处理器性能，本文提出基于软硬件协同利用设计裕量提升性能的统计性最优设计机制，充分利用异构多核处理器具有的软件和硬件资源来完成相应的容错。实验表明系统的统计执行速度能够提升，并能容忍由于工艺电压和温度缓慢变化导致的系统可靠性下降。关键词异构多核处理器多核模拟器指令扩展软硬件协同容错机制。就时间而言，的时间用于串行部分程序的执行，的时间用于并行部分程序的执行，总的平均功耗如式所示。基于式和式，可以得到性能功耗如式，将性能除以功耗，代表单位功耗下的性能提升，由于性能是执行时间的倒数，所以，也得到性能能耗如式，代表单位能耗下的性能提升。对于基于复杂处理器核和简单处理器核构建的异构多核处理器而言，采用前面的参数，根据定律可以得到其性能如式这里设定在执行并行程序时所有程序都在并行的简单内核上执行而复杂内核处于空闲状态。对于这类第章面向特定应用的异构多核处理器概述多核处理器的功耗分析，当程序的串行部分执行时，复杂内核的功耗为，而简单内核都处于空闲状态，所以依据前面的分析得到简单内核上的总功耗为。当程序的并行部分执行时，复杂内核的功耗为空闲时的功耗，而简单内核的总功耗为。因为执行串行部分的时间为，执行并行部分的时间为，所以总的平均功耗如式所示基于式和式，可以得到性能功耗如式，将性能除以功耗，代表单位功耗下的性能提升，由于性能是执行时间的倒数，所以，也得到性能能耗如式，代表单位能耗下的性能提升。基于上面的功耗模型来选取相应的参数进行模拟，对于功耗计算而言，数字系统的主要功耗是由动态功耗决定的，即使随着工艺的不断缩小动态功耗依旧占有很况下，异构多核处理器显示出了它对这类特定应用的优势，方面，它通过针对特定应用的处理器体系结构的调整提升这类应用的处理速度另方面，它依旧属于多核处理器，可以通过更改软件代码来方便实现不同标准的程序执行。国际固态电路会议给出的典型的媒体处理的异构多核处理器结构如图所示，该异构多核处理器包括基于探听的致性控制单元视频处理单元音频处理单元和数据传输单元等不同的处理内核，通过片上系统总线将它们连接在起构建整个媒体处理芯片，可以实现千兆操作每秒每瓦特的处理效率，远高于同届会议推出的同构多核处理器千兆操作每秒每瓦特。第章面向特定应用的异构多核处理器概述片上系统总线指令局部存储单元基于监听的致性控制模块数据局部存储单元视频处理单元用户存储单元音频处理单元浮点运算单元控制模块数据传输单元图典型异构多核处理器的架构，拷贝自根据处理器架构或者指令集的异同，异构多核处理器主要分为三类第类异构多核处理器采用相同的指令集但不同的处理器架构，典型架构如第章中的表所示。在这种异构多核处理器中，采用和三种不同的处理器架构来构建多核处理器，它们使用相同的指令集，但是采用不同的发射窗宽度高速缓存大小和预测策略。仿真表明与同构多核处理器相比该架构可以降低能耗达，这种相同指令集不同处理器架构的异构多核处理器优点是易于集成，因为可直接购买使用同系列的不同结构芯片，而且由于指令集完全样所以编译器是完全相同的，缺点是相对同构多核处理器的性能提升受限。第二类异构多核处理器采用不同的指令集和不同的处理器结构。典型的例子如的处理器，它们具有主处理器核大比例，动态功耗计算公式如式所示。当条原来的数据通路被并行成条数据通路时，每条数据通路的时钟频率可以降低到原来的，而工作电压也近似线性变为原来的，总的电容近似变为原来的倍，使得总的功耗下降为原来的。而当数据通路并行为条时，性能会提升倍，所以前面的与之间存在平方关系。基于这关系并考虑到实际的情况，取为，为，为，取为。为了比较的合理性，以归化的芯片总功耗第章面向特定应用的异构多核处理器概述作为自变量来衡量能耗效率，对于基于复杂内核的同构多核处理器而言，内核数目等于这数值每个内核的功耗为，对于基于简单内核的同构多核处器理而言，内核数目等于每个内核的功耗为，对于基于简单内核和复杂内核的异构多核处理器而言，内核数目等于复杂内核的功耗为，简单内核的功耗为，将这些内核数目带入到能耗效率公式中，得到的能耗效率曲线如图和图所示，其中，图代表为时的能耗效率对比曲线，图代表为时的能耗效率对比曲线，横坐标代表芯片的总功耗，纵坐标代表归化的能耗效率。通过这两张图可以看到，总体而言，简单同构多核处理器的能耗效率是最低的，其次是复杂同构多核处理器，能耗效率最高的是异构多核处理器，尤其在并行度比较高的情况下如图所示的的情况，