信息进行峰值功率值和相应块索引,峰值已经发生。
主机软件并行地读取从SDRAM结果,而在应用程序运行。
该软件本身同步通过查询应用程序状态寄存器读出并执行一个DMA结果。
我们发现,当一个并行DMA是应用程序,所以部分输入部分数据覆盖。
通过与各DMA大小试验,最佳K大小DMA获得这不会导致数据丢失看完了从RC卡结果,主机执行图形绘制与众多电源频率数据分析。
研究结果及讨论我们硬件模块-输入采样器,缓冲器,信道分离功率计算,平均峰值功率计算,和时间冲压控制,都用VHDL语言编写,模拟使用ModelSim.仿真器和合成了XilinxISE.工具。
所有模块设计进行了优化,以MHz运行。
-点复数FFTCoreGenXilinx组件实例,并与其他模块一起使用。
在此应用中,单点复数FFT成分是用于模拟两个并行实时FFT块。
对于点FFT个时钟周期平均需要计算一个FFT价值。
因此我们设计可以承受输入数据速率高达每擎