信息进行峰值功率值和相应块索引,峰值已经发生。主机软件并行地读取从SDRAM结果,而在应用程序运行。该软件本身同步通过查询应用程序状态寄存器读出并执行一个DMA结果。我们发现,当一个并行DMA是应用程序,所以部分输入部分数据覆盖。通过与各DMA大小试验,最佳K大小DMA获得这不会导致数据丢失看完了从RC卡结果,主机执行图形绘制与众多电源频率数据分析。研究结果及讨论我们硬件模块-输入采样器,缓冲器,信道分离功率计算,平均峰值功率计算,和时间冲压控制,都用VHDL语言编写,模拟使用ModelSim.仿真器和合成了XilinxISE.工具。所有模块设计进行了优化,以MHz运行。-点复数FFTCoreGenXilinx组件实例,并与其他模块一起使用。在此应用中,单点复数FFT成分是用于模拟两个并行实时FFT块。对于点FFT个时钟周期平均需要计算一个FFT价值。因此我们设计可以承受输入数据速率高达每擎兼容信号。功率谱计算块驻留在XCV计算FPGA如图所示。它由六个主要部分组成:输入采样器和缓冲器,多通道FFT单元,信道分离器和功率计算单元,平均和峰值功率计算单位,时间标记和控制,以及XCV-XCV接口。在下面小节中,我们描述这些组件应用程序。图计算功率谱分析仪上实现FPGA.输入采样和缓冲频谱分析仪应用程序需要四个输入,每有一个位数据宽度LVDS通道。但是,只有八个频道专门为差分线。时分复用通道是成双成对.channel-和channel-运行在四条线上,而channel-和channel-在余下四线。一个时钟,作为闸门选择提供参考。数据采样单元在时钟上升沿或下降沿发生变化。该通道复用输入数据传递到采样单位,解复用,并转交通道缓冲器,以及对输入数据缓冲区。从通道缓冲器数据输入到FFT区块,而从输入数据数据缓冲区在SDRAM中。该频道缓冲是需要收集FFT计算前数据块。通过每个FFT输入缓冲对,数据读取和FFT并行处理单元输入数据缓冲区中其他主机数据流。当FFT核完成处理当前输入数据,存储银行进行交换和数据负载和计算上备用记忆库仍在继续。.多通道FFT此块使用两个从XilinxCoreGen库点复数FFT单元,在并行工作四个输入数据通道。而不是使用复数FFT实部和虚部他们输入计算,它们用于处理两个真正数据流。复数FFT计算单元按下列公式:)(jnkenxkX()其中,x(n)是输入值n=,,,....;X(k)是输出值k=,,...;S是比例因子调整到。.信道分离和功率计算该信道分离和功率计算块分开两个从复数FFT值真正渠道FFT值,并计算每个信道功率由于复数FFT结果,实部和虚部值在频域在获得。如果得到值Re[]和Im[],这两个通道是分开使用下面一组方程:CHreal[N]=(Re[N]+Re[−N])/CHreal[N]=(Im[N]−Im[−N])/CHimag[N]=(Im[N]+Im[−N])/CHimag[N]=(Re[−N]−Re[N])/类似方程计算号通道和号通道。该功率值是计算每个按下列公式通道:CHxpwr[N]=CHxreal[N]+CHximag[N]其中x表示通道号。该功率值是正数,位值,存储在BlockRAM内部。.平均值和峰值功率计算计算平均功率值和做峰值功率值是在这个区块。将计算峰值和平均值存储到SDRAM。平均结果从一个小型时期,为使所做主机软件来读这个结果相似。平均频谱值是在一段时间内块(Block=分);随着观察,其主峰值平均在每一频点存放。所有结果写进了SDRAM。这被称为一个短期积累(STA)周期。.显示时间与控制显示时间与控制块有两个位计数器用以显示时间和标记。这些计数器用于输入数据时间标记和操作上参考时钟和一个标记信号作为输入提供。显示时间计数器参考时钟运行,并在每个标记复位脉冲。标记计数器每递增一次,标记脉冲并复位给予XCV。这些计数值是在第一个数据出现瞬间在一个新更新周期(周期=STA)是送给到主机。图实验装置.XCV-XCV接口该XCV-XCV之间通信接口允许计算和控制引擎。有一种控制和数据线,一组寄存器和一个良好定义协议,允许通过接口通讯集。实验装置实验装置如图,其中RC卡具有LVDS输入捕捉功能,是连接到基于PCI主机。由于在实际输入在实验装置RS-信号,小信号为RS-转换板与LVDS形式提供设计,并在区局卡输入连接。如第条所述,该代码在主机上运行使用一个命令来控制,并启动卡上应用程序设置可重构计算。首先,XCV计算发动机设备配置。配置完成后,该设备被赋予一个复位。该卡上SDRAM是用作两个循环缓冲区,一个用于输入数据和其他结果。每个循环缓冲区大小设置使用SETUP命令。输入起始地址为保持固定在SDRAM第一位置;同样,结果结束地址是保持固定在SDRAM最后一个位置。使用SETUP命令,我们设置为输入块地址第一区最后结果区域位置和启动块地址。一旦地址已设置,发出启动命令来启动运算引擎。现状,时间戳和标记计数寄存器轮询来控制应用程序。状态寄存器保存了SDRAM地址,应用程序目前正在写结果轨道。时间戳寄存器指示当前时间戳计数器值。该标记计数寄存器指示当前标记计数器值。数据处理是停止发出停止命令。这样,应用程序处理数据,也没有向SDRAM写入到启动命令发出。在一停止信号后给一开始信号将重新启动了数据采集和计算,并写入结果和输入数据到SDRAM中。这些数据值被写入由时间戳和标志设置。计数值提供SDRAM起始地址,最后是结束命令和指示后,START命令时间间隔期间数据是不处理。平均功率和峰值功率计算值所有四个通道都存储在SDRAM。平均数是存放在第一个在接下来个地点峰值之后位置。平均功率存储为一个位值。位信息进行峰值功率值和相应块索引,峰值已经发生。主机软件并行地读取从SDRAM结果,而在应用程序运行。该软件本身同步通过查询应用程序状态寄存器读出并执行一个DMA结果。我们发现,当一个并行DMA是应用程序,所以部分输入部分数据覆盖。通过与各DMA大小试验,最佳K大小DMA获得这不会导致数据丢失看完了从RC卡结果,主机执行图形绘制与众多电源频率数据分析。研究结果及讨论我们硬件模块-输入采样器,缓冲器,信道分离功率计算,平均峰值功率计算,和时间冲压控制,都用VHDL语言编写,模拟使用ModelSim.仿真器和合成了XilinxISE.工具。所有模块设计进行了优化,以MHz运行。-点复数FFTCoreGenXilinx组件实例,并与其他模块一起使用。在此应用中,单点复数FFT成分是用于模拟两个并行实时FFT块。对于点FFT个时钟周期平均需要计算一个FFT价值。因此我们设计可以承受输入数据速率高达每erethepeakhasoccurred.ThehostsoftwarereadtheresultsfromtheSDRAMinparallelwhiletheapplicationisrunning.Thesoftwaresyn-chronizesitselftotheapplicationbypollingthestatusreg-isterandperformingaDMAforreadingouttheresults.WefoundthatwhenalargeDMAisdoneinparallelwiththeapplication,somepartoftheinputdataisover-written.ByexperimentingwithvariousDMAsizes,anoptimalDMAsizeofKwasobtainedthatdoesn’tcausethisdataloss.AfterreadingouttheresultsfromtheRCcard,thehostperformsgraphicaldataanalysiswithnumerouspower-frequencyplots..ResultsandDiscussionsThehardwaremodules-Input-sampler-buffer,channel-separator-power-computation,Average-Peakpower-computation,andTime-Stamping-ControlareallwritteninVHDLlanguage,simulatedusingModelSim.simulatorandsynthesizedusingXilinxISE.tool.AllthedesignedmoduleswereoptimizedandrunsatMHz.The-pointComplexFFTCoreGencomponentfromXilinxisinstantiatedandusedalongwithothermodules.Inthisapplication,asingle-pointcomplexFFTcomponentwasusedtoemulatetwoparallelrealFFTblocks.Forthe-pointFFTanaverageofclockcyclesarerequiredtocalculateoneFFTvalue.ThereforeourdesigncansustaininputdataratesuptoMHzperchannel.Wehavealsoexaminedthereconfigurabilityofthiscard,byselectivelyputtingindependentbitfilesfortheaveragepowerorpeakpowerinthecomputeengineaspertheuserrequirement.ThecompleteapplicationforAveragepowerimple-mentedonaXCVcomputeFPGAutilizesaroundofslicesandofblockRAM.TheapplicationwithPeakpowercomputationutilizesaroundofslicesandofblockRAM.OnecaneasilyportthisapplicationonaXilinxVirtex-ProorVirtex-devicewithapossibilityofputtingmorethanFFTcoresandmultiplepowercomputationunits,enhancingtheperformancebymanyfolds.Here,wewillhaveanaddedadvantageofhavinginbuiltLVDSsignaling..ConclusionInthispaper,wehavepresentedanovelapplicationofreconfigurablecomputingforthedetectionofinterferenceusingpowerspectrumanalysis.Itusesin-housedevelopedmodulesalongwiththeXilinxFFTcore.Theapplicationcanalsobereconfiguredforcomputationofaveragepowerorpeakpowerbasedontherequirement.擎兼容信号。功率谱计算块驻留在XCV计算FPGA如图所示。它由六个主要部分组成:输入采样器和缓冲器,多通道FFT单元,信道分离器和功率计算单元,平均和峰值功率计算单位,时间标记和控制,以及XCV-XCV接口。在下面小节中,我们描述这些组件应用程序。图计算功率谱分析仪上实现FPGA.输入采样和缓冲频谱分析仪应用程序需要四个输入,每有一个位数据宽度LVDS通道。但是,只有八个频道专门为差分线。时分复用通道是成双成对.channel-和channel-运行在四条线上,而channel-和channel-在余下四线。一个时钟,作为闸门选择提供参考。数据采样单元在时钟上升沿或下降沿发生变化。该通道复用输入数据传递到采样单位,解复用,并转交通道缓冲器,以及对输入数据缓冲区。从通道缓冲器数据输入到FFT区块,而从输入数据数据缓冲区在SDRAM中。该频道缓冲是需要收集FFT计算前数据块。通过每个FFT输入使用基于重构计算机平台FPGA分析高性能功率谱摘要:功率谱分析是一种提供信号关键信息重要工具。应用范围包括通信系统到DNA测序。如果传输信号存在干扰,这可能是由于自然原因或叠加因素影响。在后一种情况下,其早期检测和分析变得非常重要。在这种情况下有一个小观察窗,在功率谱中快速查找可以显示大量信息,包括频率和干扰源。在本文,我们提出基于重构平台FPGA功率谱分析设计。这样就可以达到实时数据采集和对小时域输入信号采样处理。处理过程包括通过一个输入值集合来计算其功率,平均值和峰值。该平台支持四路输入通道同步采集。绪论功率谱信号概念和使用是基础工程,应用在通信系统中、微波和雷达。最近,它也被用在不同领域,如基因识别。在一个典型发送接收信号系统中,如果接收到信号是纯粹、就像预期那样,那么就没有必要过滤。然而,在另一方面,一些干扰覆盖所接收信号,可能需要一定分析,以了解更多干扰。由于干扰往往增加接收电波额外功率,功率成为了分析这类问题有用标准。运用逆向工程技术,输入信号过剩电量信息可以帮助寻找接口特点,如频率、电源等。一个功率谱表现各种频率成分大小一个信号。通过看谱,你能看到多少能量或功率是包含在信号频率成分内。分析及评价功率谱是隔离噪音其中一种方式。有一些产生功率谱技巧,最常见一种是通过使用傅里叶变换,其他技术,如小波变换或最大熵方法也可以被使用。经实验研究,确定功率谱可以有三种方法:()使用频谱和信号分析仪-一个商业专用工具,显示实时功率谱。()使用微机信号分析仪插件卡。()通过数字化实验数据和一个执行快速傅立叶变换(FFT)台式机。从成本和复杂性角度,对上述三个选择降序排列,然而从灵活性考虑,他们是升序排列。专用分析仪是有时候使用,但他们可能不符合成本效益及灵活性或者当观察期很短时,能力不够提取相关干扰,一般而言,第二个选择提供了额外灵活性,特别是现场可编程门阵列(FPGA)使用。本文中我们提出我们设计一个非常强大可重构计算基础设计为解决复杂信号功能和实时分析。虽然这个作品作为一个工作站附加卡,它是非常强大,灵活和相对低成本。功率谱分析使用由我们开发多通道数据采集和信号处理上进行一些数据通道同时运作四个模块。该解决方案允许基于FPGA实时采集和输入信号来样加工。经过数据采集和分析,基于选定选项,数据传递到主机基础上。同时我们卡上进行数据支持每个数据流上四通道复杂运算法则。本文开始我们简单讨论了功率谱分析力学。第三节概述了可重构计算和用于这种工作卡。第四和第五章中,我们分别讨论了我们实现方案用于功率谱分析基础上重构FPGA硬件和实验装置。最后,本文总结并指出了今后改进方向。功率谱分析如果在输入信号中仅通过观察样品时域,噪声或干扰是非常难以察觉。但是,通过映射信号在频域内,这些信号分析和检测变得容易了。信号处理技术,特别是FFT扮演着重要角色。年,它几乎是所使用成员J.W.表示Tukey成员J.W.表示-贝尔实验室和过滤了噪音信号。这个“分而治之”技术为N降低了算法复杂度使之从N变为N*logN,另外需要通过离散傅里叶变换(DFT)。功率谱分析使用FFT来表示信号各种频率成分大小。通过观察频谱,可以发现能量或功率是包含在不同频率成分信号中。功率谱分析提供信息允许隔离噪音及有关它源头。可重构计算(RC)可重构计算探讨了硬件/软件解决方案,其底层硬件灵活性和在运行硬件修改软件控制下加速一个应用程序。对于绝大多数人来说,可重构计算利用FPGA,一个超大规模集成电路芯片,其硬件功能是用户可编程。把FPGA上PC附加卡或主板允许FPGA来作为计算密集协处理器。它实现了相当大加速度亦可实现针对这些特定应用,灵活部件动态可编程算法。可重构计算,以加速应用范例采用可编程硬件已经足够成熟。现在,高性能计算领域正在寻找实现这一技术,进一步提高超级计算机集群功率需求。图可重构计算卡框图以下小节总结了可重构硬件和系统软件在这个实验中使用。.RC卡它是一种基于FPGA卡,可以通过插入位,MHzPCI总线到主机。此卡有两个XilinxFPGA。因为这样,较大设备,XCV用作计算引擎实现应用程序逻辑。另外FPGA是XCV设备保存PCI控制器和逻辑来控制其它设备。当插入到PCI插槽,使用RC卡可以被假定为工作作为协处理器主机。图显示了RC卡框图。机上有一个MBSDRAM和MBZBTRAM。SDRAM存储输入,中间和最终结果。对于其中ZBT缓存是必需应用场合。该卡支持DMA操作。输入和输出数据卡可提供从使用PCI接口主机,也可以直接到该卡使用LVDS接口。LVDS允许高速超过Gbps数据传输。为可重构计算卡系统软件接口实现了红帽Linux操作系统。它提供数据传输和控制卡,不论预期应用方面所有基本功能。该设备驱动程序执行资源管理和服务来分配/释放DMA缓冲区。该系统软件还提供基本服务配置,安装/免费资源,输入数据发送,接收输出数据,计算等发起。功率频谱分析仪对可重构计算功率频谱分析仪应用主要有两部分组成:一个运行在主机系统上和另一个运行在连接到主机RC卡。主机控制应用程序初始设置。原始输入数据是预先由RC卡处理,以及电力,平均功率和峰值功率值确定主机控制应用程序初始设置。原始输入数据是预先由RC卡处理,以及电力,平均功率和峰值功率值决定。在主机上执行由RC产生经过处理数据后处理等操作。这是必须完成功率谱分析如图所示,输入LVDS数据流是由机载接收机处理,为计算引擎兼容信号。功率谱计算块驻留在XCV计算FPGA如图所示。它由六个主要部分组成:输入采样器和缓冲器,多通道FFT单元,信道分离器和功率计算单元,平均和峰值功率计算单位,时间标记和控制,以及XCV-XCV接口。在下面小节中,我们描述这些组件应用程序。图计算功率谱分析仪上实现FPGA.输入采样和缓冲频谱分析仪应用程序需要四个输入,每有一个位数据宽度LVDS通道。但是,只有八个频道专门为差分线。时分复用通道是成双成对.channel-和channel-运行在四条线上,而channel-和channel-在余下四线。一个时钟,作为闸门选择提供参考。数据采样单元在时钟上升沿或下降沿发生变化。该通道复用输入数据传递到采样单位,解复用,并转交通道缓冲器,以及对输入数据缓冲区。从通道缓冲器数据输入到FFT区块,而从输入数据数据缓冲区在SDRAM中。该频道缓冲是需要收集FFT计算前数据块。通过每个FFT输入缓冲对,数据读取和FFT并行处理单元输入数据缓冲区中其他主机数据流。当FFT核完成处理当前输入数据,存储银行进行交换和数据负载和计算上备用记忆库仍在继续。.多通道FFT此块使用两个从XilinxCoreGen库点复数FFT单元,在并行工作四个输入数据通道。而不是使用复数FFT实部和虚部他们输入计算,它们用于处理两个真正数据流。复数FFT计算单元按下列公式:)(jnkenxkX()其中,x(n)是输入值n=,,,....;X(k)是输出值k=,,...;S是比例因子调整到。.信道分离和功率计算该信道分离和功率计算块分开两个从复数FFT值真正渠道FFT值,并计算每个信道功率由于复数FFT结果,实部和虚部值在频域在获得。如果得到值Re[]和Im[],这两个通道是分开使用下面一组方程:CHreal[N]=(Re[N]+Re[−N])/CHreal[N]=(Im[N]−Im[−N])/CHimag[N]=(Im[N]+Im[−N])/CHimag[N]=(Re[−N]−Re[N])/类似方程计算号通道和号通道。该功率值是计算每个按下列公式通道:CHxpwr[N]=CHxreal[N]+CHximag[N]其中x表示通道号。该功率值是正数,位值,存储在BlockRAM内部。.平均值和峰值功率计算计算平均功率值和做峰值功率值是在这个区块。将计算峰值和平均值存储到SDRAM。平均结果从一个小型时期,为使所做主机软件来读这个结果相似。平均频谱值是在一段时间内块(Block=分);随着观察,其主峰值平均在每一频点存放。所有结果写进了SDRAM。这被称为一个短期积累(STA)周期。.显示时间与控制显示时间与控制块有两个位计数器用以显示时间和标记。这些计数器用于输入数据时间标记和操作上参考时钟和一个标记信号作为输入提供。显示时间计数器参考时钟运行,并在每个标记复位脉冲。标记计数器每递增一次,标记脉冲并复位给予XCV。这些计数值是在第一个数据出现瞬间在一个新更新周期(周期=STA)是送给到主机。图实验装置.XCV-XCV接口该XCV-XCV之间通信接口允许计算和控制引擎。有一种控制和数据线,一组寄存器和一个良好定义协议,允许通过接口通讯集。实验装置实验装置如图,其中RC卡具有LVDS输入捕捉功能,是连接到基于PCI主机。由于在实际输入在实验装置RS-信号,小信号为RS-转换板与LVDS形式提供设计,并在区局卡输入连接。如第条所述,该代码在主机上运行使用一个命令来控制,并启动卡上应用程序设置可重构计算。首先,XCV计算发动机设备配置。配置完成后,该设备被赋予一个复位。该卡上SDRAM是用作两个循环缓冲区,一个用于输入数据和其他结果。每个循环缓冲区大小设置使用SETUP命令。输入起始地址为保持固定在SDRAM第一位置;同样,结果结束地址是保持固定在SDRAM最后一个位置。使用SETUP命令,我们设置为输入块地址第一 1使用基于重构计算机平台的FPGA分析高性能功率谱摘要:功率谱分析是一种提供信号关键信息的重要工具。
应用的范围包括通信系统到DNA测序。
如果传输信号存在干扰,这可能是由于自然原因或叠加因素影响。
在后一种情况下,其早期检测和分析变得非常重要。
在这种情况下有一个小观察窗,在功