implementedwithastandardmacrocell.TheFPGAacceleratorisbasedonaAlteraCycloneIIchipandisdesignedasasystem-on-a-programmable-chip(SOPC)withthehelpofanembeddedNiosIIsoftwareprocessor.TheSOPCsystemintegratestheCPU,externalandonchipmemory,thecommunicationchannelandtypicalimagefiltersappropriatefortheevaluationofthesystemperformance.Measuredtransferratesoverthecommunicationchannelandprocessingtimesforthe任何Altera母板上。这个子板提供了一个基于PHYCYCUSB.收发器。一个符合UTMI规范继承USB控制功能NIOSII系统。第节我们将对IP核实际性能进行评估。图为FPGA流程图。图为FPGA开发板和图像采集部分。图FPGA设计流程图图、NIOS软核设计：NIOS配置完毕后，将nios代码下载。利用C语言来写nios中代码是有双重目：（a）它控制硬件业务，如硬件之间DMA传输单元。它还提供一个编程接口，处理数据通道，通过”API”命令如“open”“read”，“write”和“close”来控制。（b）它允许系统进行简单对输入信号进行软件处理而不是使用专用硬件来处理。例如，nios指令代码可以用来转换图像阵列成为适合一维数据流。、Activityflow根据软件和硬件活动，其混合结构功能可概括如下：（a）图像流是从电脑主机经过usb.高速串行总线到达FPGA母板。在下一个章节将会描述使数据通过usb输入输出应用程序编程接口。（b）内置DMA数据总线将内存中数据传送到nios中处理然后依靠Avalon传至硬件数字逻辑。（c）通过硬件加速器来处理数据流。（d）硬件逻辑对图像数据进行滤波后在通过DMA传送至存储器中。（e）最终结果输出到VGA数模转换通道上。做为nios处理器外围设备，支持DMA传输方式。然而做为VGA接口数模转换芯片并不是实时执行所有数据转换。因此有一个比较可能做法就是将数据通过usb返回至电脑主机再做进一步处理成为简单图像数据。需要指出是这个设计不仅仅是为了做为黑盒子那样专门应用，这是代表了一种设计方法，可广泛地定制应用。、接口设计与应用基于PC应用软件和部分视觉系统实施适用于各种工业应用。这套系统包括了windowsXP操作系统、奔腾处理器、usb.高速串行总线控制器和NIPCI图像采集卡。主机应用程序是基于LabVIEW虚拟仪器，它用于控制图像采集，并进行初步图像处理。图为PC端LabVIEW控制界面。图LabVIEW控制界面图像采集卡最多可支持个工业相机进行不同任务。我们系统中应用CCD相机捕捉全帧大小为*黑白画面，但是最终采集后是*。这样可以生成更小数据量易于持续传输。LabVIEW主程序与USB之间通信使用了API函数和动态链接库。LabVIEW优势在于其集成了一个图像处理平台，能够进行快速图像数据处理或预处理。当FPGA板接收完一个完整图像阵列后，系统将图像送至滤波器，经过滤波处理后将数据送至VGA控制器中缓存模块。、系统性能评估上面已经建立了一套图像捕获装置。通过发送一些测试数据来测试USB对pc和FPGA实验板之间接收和发送性能。经过测试我们发现主机和目标板之间发送接收有效载荷为，字节。当niosHal驱动程序版本为.时接收速度达到Mbits/s，传输速度达到Mbps。全速传输效率为秒。、与其他系统进行对比下面我们对比一下其他图像处理解决方案以及性能和灵活性。为此我们通过搭建其他解决方案并进行一系列实验来来获取对比数据。我们设计了不同滤波器来验证计算复杂性。经过与结果相比在奔腾处理器和兆内存计算机上结果如图所示。图、结论本文提出了一个融合电脑主机和FPGA设计方案。并研究了基于此系统下图像处理性能。这也代表了一种设计方法，可用于广泛定制应用。它是基于FPGA可编程器件并以内嵌nios处理器形式执行。Designandevaluationofahardware/softwareFPGA-basedsystemforfastimageprocessingJ.A.Kalomirosa,*,J.LygourasbAbstractWeevaluatetheperformanceofahardware/softwarearchitecturedesignedtoperformawiderangeoffastimageprocessingtasks.ThesystemarchitectureisbasedonhardwarefeaturingaFieldProgrammableGateArray(FPGA)co-processorandahostcomputer.ALabVIEWhostapplicationcontrollingaframegrabberandanindustrialcameraisusedtocaptureandexchangevideodatawiththehardwareco-processorviaahighspeedUSB.channel,implementedwithastandardmacrocell.TheFPGAacceleratorisbasedonaAlteraCycloneIIchipandisdesignedasasystem-on-a-programmable-chip(SOPC)withthehelpofanembeddedNiosIIsoftwareprocessor.TheSOPCsystemintegratestheCPU,externalandonchipmemory,thecommunicationchannelandtypicalimagefiltersappropriatefortheevaluationofthesystemperformance.Measuredtransferratesoverthecommunicationchannelandprocessingtimesfortheartitioningamachinevisionapplicationbetweenahostcomputerandahardwareco-processormaysolveanumberofproblemsandcanbeappealinginanacademicorindustrialenvironmentwherecompactnessandportabilityofthesystemisnotofprimalimportance.TheprocessingandtransferratesreportedinTablesandcanbesufficientforaspectrumofacademicorindustrialvisionapplications.Obviously,thesystemisbetterjustifiedinthecaseofverydemandingimageprocessingcomputationsthatfailtoperformatareasonablerateusingapersonalcomputer.Suchtasksarepointpatternmatchingforbiometricapplications[]orblockmatchingforfindingcorrespondencesbetweenimagesofastereopair[].Thelaterapplicationisusuallydependedonmanycamerasandhassignificantcomputationaldemands.Camerasandframegrabbersarebettercontrolledbyacomputerwithcustomsoftwaresinceimagegrabbingandtransmittingprotocolsarenoteasilytransferredintohardwaredesigns.Ontheotherhand,thereal-timecalculationofdisparitiesfromtwoormorecamerasisbetterperformedbyhardware[–].Alternativelythehost/co-processorNios-IIbasedarchitecturecanbeusedforimplementingandtestinginhardwareavarietyofimage-processingacademicdesigns,givenitsmodularflexibilityandpotentialforusingopensourcecode.Itcanalsobeusedtomanageimageprocessinginanumberofeducationalapplicationsandstudentmachine-visionexercises[].FutureworkcanincludemoretestsofcomplexalgorithmsorcomparisonsofthepresentedarchitecturewithfuturehighthroughputEthernetchannelorPCIchannelforhost/co-processorcommunication.Also,itiscertainlymeaningfultoworktowardsbetteroptimizationoftheUSB.communicationchannel.NextgenerationUSB.macrocellsandNiossoftprocessorscanstillincreasetherangeofapplicationsoftheproposeddesign.AcknowledgementsThisworkwasconductedincommunicationwiththesupportteamofSystemLevelSolutionsCorporation,whoprovidedsuccessiveevaluationversionsoftheUSB.IPcorefortest.WeneedtoespeciallythanksoftwaremanagerTejasVaghelaforhisconstantsupportandadvice.任何Altera母板上。这个子板提供了一个基于PHYCYCUSB.收发器。一个符合UTMI规范继承USB控制功能NIOSII系统。第节我们将对IP核实际性能进行评估。图为FPGA流程图。图为FPGA开发板和图像采集部分。图FPGA设计流程图图、NIOS软核设计：NIOS配置完毕后，将nios代码下载。利用C语言来写nios中代码是有双重目：（a）它控制硬件业务，如硬件之间DMA传输单元。它还提供一个编程接口，处理数据通道，通过”API”命令如“open”“read”，“write”和“close”来控制。（b）它允许系统进行简单对输入信号进行软件处理而不是使用专用硬件来处理。例如，nios指令代码可以用来转换图像阵列成为适合一维数据流。、Activityflow根据软件和硬件活动，其混合结构功能可概括如下：（a）图像流是从电脑主机经过usb.高速串行总线到达FPGA母板。在下一个章节将会描外文资料翻译及原文基于FPGA快速图像处理系统设计摘要我们评估、改进硬件、软件架构性能，目是为了适应各种不同图像处理任务。这个系统架构采用基于现场可编程门阵列（FPGA）和主机电脑。PC端安装LabVIEW应用程序，用于控制图像采集和工业相机视频捕获。通过USB.传输协议执行传输。FPGA控制器是基于ALTERACycloneII芯片，其作用是作为一个系统级可编程芯片（SOPC）嵌入NIOSII内核。该SOPC集成了CPU，片内、外部内存，传输信道，和图像数据处理系统。采用标准传输协议和通过软硬件逻辑来调整各种帧大小。与其他解决方案作比较，对其一系列应用进行讨论。关键词：软件/硬件联合设计；图像处理；FPGA；嵌入式、导言传统硬件实现图像处理一般采用DSP或专用集成电路（ASIC）。然而，随着对更高速度和更低成本追求，其解决方案转移到了现场可编程门阵列（FPGA）身上。FPGA具有并行处理特性以及更好性能。当一个程序需要实时处理，如视频或电视信号处理，机械操纵时，要求非常严格，FPGA可以更好去执行。当需要严格计算功能时，如滤波、运动估算、二维离散余弦变换（二维DCTs）和快速傅立叶变换（FFTs）时，FPGA能够更好地优化。在功能上，FPGA更多硬件乘法器、更大内存容量、更高系统集成度，轻而易举地超越了传统DSP。以计算机为基础成像技术应用和基于FPGA并行控制器，这需要生成一个软硬件接口来进行高速传输。本系统是一个典型软硬件混合设计产品，其中包括电脑主机中运行LvbVIEW进行成像，配备了摄像头和帧采集，在另一端AlteraFPGA开发板上运行图像滤波器和其他系统组件。图像数据通过USB.进行高速传输。各硬件部件和FPGA板控制部分通过嵌入NIOSII处理器进行关联，并利用USB.作为沟通渠道。、设计工具概述通过FPGA设计DSP系统往往采用高级别算法开发工具和硬件描述语言，例如MATLAB。它也可采用具有第三方知识产权IP内核执行典型DSP功能或高速通信协议。在我们应用中，我们使用模型设计工具例如MathworksSimulink来建立DSP。将其生成HDL代码后利用QuartusII与其他硬件设计文件综合。SOPC-Builder作为一个工具驻留在Quartus环境中，其作用是将NIOSII与外部逻辑硬件或标准外设融为一体。SOPC-Builder提供了一个界面结构，以互联NIOSII和外部存储器、滤波器、以及主机电脑。、滤波器模型和应用设计这个工作主要目标就是评估主、协处理器进行图像处理性能，包括嵌入式NIOSII性能以及电脑主机与FPGA板之间USB.传输性能。现有FPGA性能可能会造成图像处理局限性。为了完成目标，我们建立了一个典型图像处理应用，以针对FPGA协处理器。包括一个噪声滤波器和一个边缘检测器。降噪和边缘检测这两个基本过程运用到各种机器视觉中，如目标识别，医学成像，下一代汽车行进路线检测，人员追踪，控制系统等方面。我们噪声模型和边缘检测使用了AlteraDSPBuilderLibrariesinSimulink。这方面有个例子可以从[]找到，利用高斯kernel降噪。边缘检测利用典型Prewitt或Sobel滤波器。这些功能可用于合并一系列边缘检测后减少噪声。图为滤波器设计框图。图滤波器设计框图除了噪声检测和边缘滤波，还有中间处理逻辑关系模块用于协调NIOSII数据和控制路径还有滤波模块工作时序。这种中间硬件结构定义为Avalon界面[]。这个接口不能在Simulink环境下仿真，是相当于嵌入系统Verilog文件。Avalon执行由一个位数据输入和输出路径，相应读写控制信号和一个控制接口可以选择中间输出高斯滤波或边缘检测。数据输入输出在逻辑模块帮助下存入FIFO寄存器。每个接收到图像帧存入外部SDRAM内存缓冲区，并转换为适用于NIOSII操作位数据流方式。在第五和第六节将讨论NIOSII编码问题。传入图像通过一个简单二维数字有限脉冲响应卷积滤波器，处理在区域范围内相邻像素灰阶强度。产生缓冲原理图如图所示。图我们假设图像大小为*像素。该缓冲电路以同样方法来为滤波器提供缓冲空间。如果改变帧大小，我们需要重新设计和编译。延迟数量取决于块大小，延迟深度取决于每行有多少像素。开发板上具有片外RAM因此不会消耗FPGA逻辑要素。图从左至右分别为原始图像、高斯滤波图像、边缘滤波图像。图、嵌入式系统设计协处理器执行上述所描述做为组件NIOSII处理器。NIOSII处理器在这里作用是处理数据流。这种设计经常用于基础工业和学术项目。一旦安装综合软件，NIOSII将成为Quartus中一个元件。DSP-Builder将设计出来模型转换成HDL编码以便适用于其他硬件组件。通过综合软件，滤波器可以很容易地集成到SOPC中并与NIOSII结合。NIOSII软核与其他模块构成了一个完整系统，包括外部存储器控制器、DMA通道、以及一个定制USB高速通信IP核。VGA控制器可以将最终结果输出至屏幕。诸如此类功能，可以通过获得开源IP核来或是第三方公司提供评估版IP核来实现。USB.高速接口通过一块扩展板被添加到FPGA母板上。做为系统级解决方案，通过Santa-Cruz周边设备连机器可以将扩展子板插入到任何Altera母板上。这个子板提供了一个基于PHYCYCUSB.收发器。一个符合UTMI规范继承USB控制功能NIOSII系统。第节我们将对IP核实际性能进行评估。图为FPGA流程图。图为FPGA开发板和图像采集部分。图FPGA设计流程图图、NIOS软核设计：NIOS配置完毕后，将nios代码下载。利用C语言来写nios中代码是有双重目：（a）它控制硬件业务，如硬件之间DMA传输单元。它还提供一个编程接口，处理数据通道，通过”API”命令如“open”“read”，“write”和“close”来控制。（b）它允许系统进行简单对输入信号进行软件处理而不是使用专用硬件来处理。例如，nios指令代码可以用来转换图像阵列成为适合一维数据流。、Activityflow根据软件和硬件活动，其混合结构功能可概括如下：（a）图像流是从电脑主机经过usb.高速串行总线到达FPGA母板。在下一个章节将会描述使数据通过usb输入输出应用程序编程接口。（b）内置DMA数据总线将内存中数据传送到nios中处理然后依靠Avalon传至硬件数字逻辑。（c）通过硬件加速器来处理数据流。（d）硬件逻辑对图像数据进行滤波后在通过DMA传送至存储器中。（e）最终结果输出到VGA数模转换通道上。做为nios处理器外围设备，支持DMA传输方式。然而做为VGA接口数模转换芯片并不是实时执行所有数据转换。因此有一个比较可能做法就是将数据通过usb返回至电脑主机再做进一步处理成为简单图像数据。需要指出是这个设计不仅仅是为了做为黑盒子那样专门应用，这是代表了一种设计方法，可广泛地定制应用。、接口设计与应用基于PC应用软件和部分视觉系统实施适用于各种工业应用。这套系统包括了windowsXP操作系统、奔腾处理器、usb.高速串行总线控制器和NIPCI图像采集卡。主机应用程序是基于LabVIEW虚拟仪器，它用于控制图像采集，并进行初步图像处理。图为PC端LabVIEW控制界面。图LabVIEW控制界面图像采集卡最多可支持个工业相机进行不同任务。我们系统中应用CCD相机捕捉全帧大小为*黑白画面，但是最终采集后是*。这样可以生成更小数据量易于持续传输。LabVIEW主程序与USB之间通信使用了API函数和动态链接库。LabVIEW优势在于其集成了一个图像处理平台，能够进行快速图像数据处理或预处理。当FPGA板接收完一个完整图像阵列后，系统将图像送至滤波器，经过滤波处理后将数据送至VGA控制器中缓存模块。、系统性能评估上面已经建立了一套图像捕获装置。通过发送一些测试数据来测试USB对pc和FPGA实验板之间接收和发送性能。经过测试我们发现主机和目标板之间发送接收有效载荷为，字节。当niosHal驱动程序版本为.时接收速度达到Mbits/s，传输速度达到Mbps。全速传输效率为秒。、与其他系统进行对比下面我们对比一下其他图像处理解决方案以及性能和灵活性。为此我们通过搭建其他解决方案并进行一系列实验来来获取对比数据。我们设计了不同滤波器来验证计算复杂性。经过与结果相比在奔腾处理器和兆内存计算机上结果如图所示。图、结论本文提出了一个融合电脑主机和FPGA设计方案。并研究了基于此系统下图像处理性能。这也代表了一种设计方法，可用于广泛定制应用。它是基于FPGA可编程器件并以内嵌nios处理器形式执行。Designandevaluationofahardware/softwareFPGA-basedsystemforfastimageprocessingJ.A.Kalomirosa,*,J.LygourasbAbstractWeevaluatetheperformanceofahardware/softwarearchitecturedesignedtoperformawiderangeof        外文资料翻译及原文基于FPGA的快速图像处理系统的设计摘要我们评估、改进硬件、软件架构的性能，目的是为了适应各种不同的图像处理任务。
        这个系统架构采用基于现场可编程门阵列（FPGA）和主机电脑。
        PC端安装LabVIEW应用程序，用于控制图像采集和工业相机的视频捕获。
        通过USB2.0传输协议执行传输。
      

文档预览结束

找同类相似 下载到手机